芯耀
4289
ADC最基本的組件是跟蹤保持階段（也稱為采樣保持階段），后面跟著一個閃存轉(zhuǎn)換器階段。跟蹤保持階段在最基本的層面上由一個由采樣時鐘控制的開關(guān)和一個用于保持待數(shù)字化值的采樣電容器組成。在采樣時鐘的邏輯低電平期間，開關(guān)閉合，允許輸入的模擬信號出現(xiàn)在采樣電容器上。
在時鐘的低電平期間，電容器上的電壓會跟蹤輸入的模擬信號。然后，當采樣時鐘過渡到邏輯高電平時，開關(guān)將打開。這將采樣電容器與輸入的模擬信號隔離，因此電容器會保持開關(guān)打開瞬間的電壓，這就是跟蹤保持電路名稱的由來。
在輸入的模擬信號被采樣電容器凍結(jié)的同時，數(shù)字化階段有半個時鐘周期的時間將電容器電壓轉(zhuǎn)換為數(shù)字代碼，然后再次關(guān)閉開關(guān)，設(shè)備再次進入跟蹤階段。圖示展示了一個簡單的3位閃存轉(zhuǎn)換階段。
為了將信號數(shù)字化為3位代碼，需要2的n-1次方個電壓比較器，即7個比較器。這些電壓比較器按一系列閾值電壓排列，待轉(zhuǎn)換的電壓被輸入到每個比較器中。如果模擬輸入電壓高于最低的閾值電壓，則比較器輸出為激活狀態(tài)。如果電壓高于第二個閾值電壓，則那個比較器被激活。如果電壓高于第三個閾值，則那個比較器被激活，以此類推。
圖例所示為一個簡單的3位快閃型（Flash）轉(zhuǎn)換階段。若要將信號數(shù)字化為3位碼，需要2的(n-1)次方個電壓比較器，即7個比較器。這些電壓比較器配置有一系列的閾值電壓，待轉(zhuǎn)換的電壓會被輸入到每個比較器中。如果模擬輸入電壓高于最低的閾值電壓，那么對應的比較器就會輸出激活信號。如果電壓高于第二個閾值電壓，則第二個比較器輸出激活信號。以此類推，如果電壓高于第三個閾值電壓，則第三個比較器輸出激活信號。
經(jīng)過這7個比較器后，會得到一組7個比較結(jié)果，這通常被稱為溫度計碼（Thermometer Code）。這是因為隨著輸入電壓的升降，激活的輸出數(shù)量也會像溫度計一樣升降。此時，溫度計碼是輸入信號的數(shù)字表示，但更常見的是使用一些數(shù)字邏輯將溫度計碼轉(zhuǎn)換為算術(shù)碼（也稱為二進制碼）。
最后，還需要在采樣時鐘的下降沿將算術(shù)碼鎖存到寄存器中，以便在電容器上保持的信號再次開始變化之前捕獲樣本?？扉W型轉(zhuǎn)換階段需要2的(n-1)次方個電壓比較器，這對于分辨率為5位或6位的數(shù)據(jù)轉(zhuǎn)換器來說是合理的。一個6位的快閃型ADC需要63個電壓比較器。然而，這個概念對于擴展到12位或14位的ADC來說并不實用。一個14位的快閃型ADC將需要16,384個電壓比較器。即使這在芯片上實現(xiàn)是合理的，相鄰閾值電壓之間的差異也可能小于比較器固有的偏移誤差電壓，從而導致核心線性度問題，甚至可能出現(xiàn)丟失的輸出碼。
如果閃存ADC階段僅限于5位或6位，那么可以在流水線階段實現(xiàn)更高精度的數(shù)據(jù)轉(zhuǎn)換器。這里以3個流水線階段實現(xiàn)的14位ADC為例。第一個ADC階段是5位閃存階段，提供5位分辨率的采樣。但是，當這個5位采樣被鎖存時，5位代碼會被一個匹配的5位內(nèi)部ADC轉(zhuǎn)換回模擬電壓。
此時，我們有了實際的輸入電壓及其對應的5位代碼，以及與該5位代碼相對應的理想電壓。實際輸入電壓與分配給該代碼的理想電壓之間的差異被稱為實際電壓與理想電壓之間的殘差或量化誤差。但是，如果在5位閃存ADC階段之后，我們將這個殘差乘以32倍，那么殘差就會被擴展到ADC的原始滿量程范圍。然后，這個殘差可以通過第二個閃存ADC階段進行進一步的量化，從而獲得更高精度的采樣結(jié)果。
理論上，這種流水線階段的串聯(lián)可以無限擴展，以獲得樣本的無限分辨率。但在實際中，不同ADC階段、數(shù)模轉(zhuǎn)換器階段和殘差放大器之間的小不匹配和增益差異會導致誤差累積。根據(jù)所有單個元件容差的修剪精度，通?？尚械氖侨剿膫€流水線階段。最后，流水線階段通常設(shè)計有一位重疊，以便ADC階段和其后數(shù)模轉(zhuǎn)換器階段之間的輕微不匹配不會導致輸出代碼跳變，該跳變可能大于最終代碼的最低有效位。
當各個階段的片段組合成一個完整的樣本時，通過算術(shù)邏輯來解決這一位重疊問題。在這個例子中，第一階段提供了5位的分辨率，第二階段提供了額外的4位分辨率，而最后階段提供了額外的5位分辨率，從而得到一個最終的14位樣本。
另一種實現(xiàn)高分辨率轉(zhuǎn)換的方法是逐次逼近型ADC。在這種架構(gòu)中，模擬輸入信號同樣會被凍結(jié)在采樣保持電路或跟蹤保持電路中，這與在快閃式或流水線式ADC中使用的方法相同。但是，在輸入信號被跟蹤保持電路保持之后，將這種電壓轉(zhuǎn)換為數(shù)字代碼的方法就有所不同了。在這種方法中，ADC通過迭代的方式，每次迭代增加一位分辨率，直到獲得所需位數(shù)的數(shù)字代碼。雖然只使用了一個比較器，但配備了一個ADC階段，用于迭代生成一系列閾值電壓。
首個閾值電壓用于確定采樣值的最高位，具體通過比較輸入電壓是高于還是低于中間刻度來實現(xiàn)。如果輸入電壓高于中間刻度，則最高位為1，然后ADC會繼續(xù)與下一個閾值電壓進行比較，該閾值電壓為中間刻度與滿刻度之間的一半。在獲得所需位數(shù)的數(shù)字代碼后，采樣值會伴隨著一個轉(zhuǎn)換結(jié)束信號被輸出。
這種方法的一個缺點是，最大轉(zhuǎn)換速率受到數(shù)模轉(zhuǎn)換器加上比較器的速度除以必須執(zhí)行的位迭代次數(shù)的限制。因此，這種架構(gòu)通常用于速度相對較低、功耗較低但分辨率較高的ADC。通常，這種轉(zhuǎn)換器可以實現(xiàn)16位、18位甚至更高的分辨率。
對于單個流水線式ADC，其最大采樣率在很大程度上會受到快閃式ADC階段穩(wěn)定所需時間的限制，并且其輸出需要在半個時鐘周期內(nèi)被鎖定。實現(xiàn)更高采樣率的一種常見方法是使用多個ADC階段并行工作，并且時鐘信號被延遲和交錯。這種方法的好處是，對于給定的工藝節(jié)點，可以實現(xiàn)比單個ADC更高的采樣率。
其缺點包括需要將輸入信號無偏差或幅度不匹配地分配給所有交錯連接的ADC，這增加了模擬輸入信號和時鐘信號分配上的負載和分布負擔。時鐘信號或模擬信號分配上的不匹配會導致采樣數(shù)據(jù)失真，從而降低性能。
交錯式ADC中常見的誤差來源包括偏移失配、幅度失配和時鐘相位失配。通過數(shù)字邏輯對交錯子ADC后的采樣數(shù)據(jù)流進行操作，可以相對容易地校正偏移失配和增益失配?？梢栽O(shè)計數(shù)字邏輯來根據(jù)每個交錯子ADC的采樣數(shù)據(jù)估計偏移失配和/或增益失配。然后，可以使用算術(shù)邏輯實時地從采樣數(shù)據(jù)中減去估計的偏移誤差。
同樣地，估計的增益誤差也可以用于通過乘法邏輯實時補償采樣數(shù)據(jù)。相位誤差補償在實時校正方面更為困難。
偏移誤差是由于設(shè)計中不同交錯式ADC核心的直流偏移電壓不同而產(chǎn)生的。在這個例子中，紅色波形是一個交錯式ADC所看到的波形，而綠色波形是另一個交錯式ADC所看到的波形。
對于未經(jīng)校正的偏移誤差，該誤差會在理想采樣模式之上呈現(xiàn)鋸齒狀圖案，導致采樣值最終高于或低于理想值。在頻域中，這通常表現(xiàn)為在奈奎斯特頻率（對于雙向交錯則為采樣率的兩倍以上）或快速傅里葉變換（FFT）所得頻譜中的雜散信號，對于四向交錯，則表現(xiàn)為采樣率的四倍以上的倍數(shù)處的雜散信號。增益誤差是由于設(shè)計中不同交錯式ADC核心的增益值不同而產(chǎn)生的。在這個例子中，紅色波形是一個交錯式ADC所看到的波形，而綠色波形是另一個交錯式ADC所看到的波形。與偏移誤差類似，未經(jīng)校正的增益誤差也會導致采樣數(shù)據(jù)呈現(xiàn)鋸齒狀外觀，但不同的是，當誤差跨越中間刻度時，其方向會反轉(zhuǎn)。
在上述例子中，紅色波形的增益降低，導致在中刻度以上時，采樣值低于理想代碼值；而在中刻度以下時，采樣值則高于理想代碼值。由此產(chǎn)生的頻譜比簡單的偏移誤差頻譜更為復雜，其重復圖像依賴于輸入信號的頻率。在所示的頻譜草圖中，既顯示了輸入信號的重復圖像，也顯示了輸入信號二次諧波的重復圖像。
處理交錯系統(tǒng)中不匹配問題的方法有很多。對于要求更高采樣率但對性能要求不高的應用，可能只需要依賴諸如信號到ADC路由長度等外部因素的匹配就足夠?qū)崿F(xiàn)交錯。為了保持信號噪聲比或諧波性能方面的交流（AC）性能，可能需要進行某種交錯校正。這通常涉及某種方法來估計不匹配的程度，然后以某種方式對其進行校正。
校正可以在采樣前應用于模擬信號，也可以在轉(zhuǎn)換后以數(shù)字方式應用于采樣數(shù)據(jù)。估計功能可以最初一次性執(zhí)行，在這種情況下，除非每隔一定時間進行重新校準，否則估計將不會考慮環(huán)境溫度等環(huán)境條件的漂移。在正常操作ADC期間，估計功能可以在采樣數(shù)據(jù)的滑動窗口上連續(xù)執(zhí)行。大多數(shù)用于估計增益或偏移不匹配的估計算法的一個缺點是，可能存在對所用估計算法表現(xiàn)不佳的病理輸入模式。
