• 正文
    • 1. 工程文件
    • 2. 原理圖文件
    • 3. 程序代碼
    • 4. UCF文件
    • 5. 工程編譯
    • 6. Testbench
    • 7. 仿真圖
  • 相關(guān)推薦
申請入駐 產(chǎn)業(yè)圖譜

60進(jìn)制遞減計(jì)數(shù)器設(shè)計(jì)Verilog代碼ISE仿真

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

名稱：60進(jìn)制遞減計(jì)數(shù)器設(shè)計(jì)Verilog代碼ISE仿真

軟件：ISE

語言：Verilog

代碼功能：

60進(jìn)制遞減計(jì)數(shù)器

使用開關(guān)控制計(jì)數(shù)器的功能，當(dāng)開關(guān)為1時(shí)，預(yù)置初始值為59，開關(guān)為0時(shí)按時(shí)鐘遞減1，減到0回59

1. 工程文件

2. 原理圖文件

3. 程序代碼

4. UCF文件

5. 工程編譯

 

6. Testbench

7. 仿真圖

相關(guān)推薦