芯耀
403
近期，有媒體報(bào)道稱(chēng)，臺(tái)積電最新 3nm 工藝陷入瓶頸，投產(chǎn)遭遇困難，可能無(wú)法如期進(jìn)入大規(guī)模量產(chǎn)階段。隨著摩爾定律的不斷延伸，芯片巨頭們頻頻在先進(jìn)工藝上“翻車(chē)”，英特爾從10nm開(kāi)始頻頻遭遇“難產(chǎn)”，三星5nm芯片也被連續(xù)傳出良品率低下的消息。而如今，芯片代工界的“風(fēng)向標(biāo)”臺(tái)積電也被傳出在3nm工藝遇阻，先進(jìn)工藝的開(kāi)發(fā)究竟難在何處？
受臺(tái)積電3nm“難產(chǎn)”影響，蘋(píng)果新機(jī)或?qū)⑥D(zhuǎn)向4nm
據(jù)了解，蘋(píng)果作為臺(tái)積電3nm最大的客戶所受影響最為嚴(yán)重。預(yù)計(jì)蘋(píng)果明年的新機(jī) iPhone 14 所搭載的 A16 芯片，恐無(wú)法使用 3nm工藝，可能會(huì)轉(zhuǎn)向 4nm 工藝。
盡管近期臺(tái)積電已針對(duì)網(wǎng)上傳言做出回應(yīng)，即3nm制程按照計(jì)劃進(jìn)行，不評(píng)論客戶或市場(chǎng)傳聞，但對(duì)于3nm人們依舊疑慮重重。這是由于，此前臺(tái)積電曾表示3nm將于今年試生產(chǎn)并于明年量產(chǎn)，然而目前還沒(méi)有聽(tīng)聞任何關(guān)于臺(tái)積電3nm投產(chǎn)的消息。
此外，就算此次臺(tái)積電3nm成功量產(chǎn)，初期的產(chǎn)能估計(jì)不高，不敢保證能滿足蘋(píng)果的訂單需求。此前有媒體報(bào)道稱(chēng)，英特爾是臺(tái)積電3nm工藝的最大客戶，會(huì)占據(jù)絕大部分的產(chǎn)能。而蘋(píng)果 A 系列芯片的訂單量又非常龐大，今年A15就已超過(guò)1億枚，可見(jiàn)，臺(tái)積電3nm的訂單恐怕很難同時(shí)滿足雙方的需求。
先進(jìn)工藝研發(fā)難于上青天
先進(jìn)工藝研發(fā)難于上青天，而先進(jìn)工藝研發(fā)難，究竟難在何處？
首先，芯片制程的不斷演進(jìn)，最直觀的變化便是芯片上集成的晶體管數(shù)目獲得了顯著提升，從而芯片良率問(wèn)題越來(lái)越難以得到保障。
以華為麒麟9000為例，其5nm芯片的晶體管數(shù)目比上一代采用7nm工藝制程的麒麟990（5G版）足足多出50億個(gè)，總數(shù)目提高到了153億之多。而晶體管數(shù)目越多，芯片相應(yīng)的運(yùn)算和存儲(chǔ)能力也就越強(qiáng)，進(jìn)而使得芯片在程序運(yùn)行加載速度，數(shù)據(jù)處理性能等方面都獲得較為顯著的提升。
然而，隨著芯片中的晶體管數(shù)量的提升，密度也越來(lái)越高，復(fù)旦大學(xué)微電子學(xué)院副院長(zhǎng)周鵬介紹，晶體管微縮進(jìn)入亞5納米后遭遇的短溝道和泄露等挑戰(zhàn)越發(fā)嚴(yán)峻，一旦溝道厚度小于4納米，材料晶格缺陷造成的散射會(huì)使載流子遷移率發(fā)生嚴(yán)重退化，妨礙摩爾定律推進(jìn)。
因此，進(jìn)入先進(jìn)制程后，眾多芯片代工廠商開(kāi)始面臨晶圓代工良率改善的難題，例如，近日有消息稱(chēng)，三星代工業(yè)務(wù)遭遇不順，三星電子華城園區(qū)V1廠部分5nmEUV良率甚至低于50%。
其次，先進(jìn)制程芯片的成本給眾多芯片廠商帶來(lái)了巨大的壓力，使得越來(lái)越多的芯片廠商選擇退出先進(jìn)制程的市場(chǎng)競(jìng)爭(zhēng)。市場(chǎng)研究機(jī)構(gòu)International Business Strategies (IBS)數(shù)據(jù)顯示，28nm之后芯片的成本迅速上升。28nm工藝的成本為0.629億美元，而到了7nm和5nm，芯片的成本大幅增加迅速暴增，5nm將增至4.76億美元。
據(jù)了解，臺(tái)積電在2020年財(cái)報(bào)中表示，2021年的資本支出將提升至250億美元~280億美元，遠(yuǎn)遠(yuǎn)超出2020年的172億美元。80%的資本將用于先進(jìn)制程的研發(fā)，包括3nm、5nm和7nm。
之所以先進(jìn)制程芯片的成本不斷增加，不可忽視的是半導(dǎo)體制造設(shè)備成本每年增加11%，每顆芯片的設(shè)計(jì)成本增加24%，其增長(zhǎng)率都高于半導(dǎo)體市場(chǎng)7%的增長(zhǎng)率。
同時(shí)，隨著半導(dǎo)體復(fù)雜性的增加，對(duì)高端人才的需求也不斷增長(zhǎng)，這也進(jìn)一步推高了先進(jìn)制程芯片的成本。報(bào)告中指出，研究人員的有效數(shù)，即用半導(dǎo)體研發(fā)支出除以高技能研究人員的工資，從1971年到2015年增長(zhǎng)了18倍。
難，不意味著無(wú)法前進(jìn)
今年年初，5nm手機(jī)芯片集體“翻車(chē)”事件，使得人們對(duì)于5nm芯片的良品率低、質(zhì)量翻車(chē)等質(zhì)疑聲不絕于耳。隨著技術(shù)節(jié)點(diǎn)的不斷提升，芯片的研發(fā)成本和難度都在與日俱增，此次傳聞臺(tái)積電3nm工藝陷入瓶頸，使得人們對(duì)于即將出爐的3nm芯片也抱有著質(zhì)疑態(tài)度，業(yè)界對(duì)摩爾定律繼續(xù)演進(jìn)的未來(lái)演進(jìn)路線愈發(fā)感覺(jué)不清晰。
“先進(jìn)工藝在研發(fā)生產(chǎn)過(guò)程中，出現(xiàn)一些問(wèn)題，這是再正常不過(guò)的現(xiàn)象，技術(shù)的研發(fā)就是個(gè)不斷試錯(cuò)的過(guò)程，出現(xiàn)問(wèn)題并不可怕，在技術(shù)迭代的過(guò)程中及時(shí)進(jìn)行修復(fù)即可，而不是因?yàn)榕路稿e(cuò)誤就選擇放棄。”知名專(zhuān)家莫大康說(shuō)道。
事實(shí)上，在芯片發(fā)展的過(guò)程中，對(duì)于摩爾定律的質(zhì)疑聲從未停歇，然而，摩爾定律卻從未走向盡頭，人們對(duì)于先進(jìn)制程的追求仍在繼續(xù)，可見(jiàn)，先進(jìn)制程技術(shù)的研發(fā)雖然難，但是并不意味著無(wú)法前行，各種新興技術(shù)如同雨后春筍般逐漸露出水面。
周鵬介紹，隨著芯片制程發(fā)展至5nm以下，晶體管溝道長(zhǎng)度的進(jìn)一步縮短，晶體管中電荷的量子遂穿效應(yīng)將變得更加容易，這些不受控制的隧穿電荷將導(dǎo)致晶體管產(chǎn)生較大的漏電流，進(jìn)而使得芯片的功耗問(wèn)題將變得更加嚴(yán)峻。為了更好的控制芯片功耗，具有更強(qiáng)溝道電流控制能力的GAA結(jié)構(gòu)將受到更多的重視。相較于三面圍柵的FinFET結(jié)構(gòu)，GAA技術(shù)的四面環(huán)柵結(jié)構(gòu)可以更好地抑制漏電流的形成以及增大驅(qū)動(dòng)電流，進(jìn)而更有利于實(shí)現(xiàn)性能和功耗之間的有效平衡。如今，三星已經(jīng)先發(fā)一步在3nn中采用GAA技術(shù)，同時(shí)，臺(tái)積電也表示將在2nm技術(shù)中采用GAA技術(shù)，說(shuō)明GAA技術(shù)在5nm之后以及更小的制程中，更受到業(yè)界的普遍認(rèn)可和青睞。
此外，為了彌補(bǔ)三維半導(dǎo)體材料缺陷，二維半導(dǎo)體材料開(kāi)始逐步映入了人們的眼簾。據(jù)了解，臺(tái)積電利用半金屬鉍（Bi）作為二維材料的接觸電極，在1nm技術(shù)中實(shí)現(xiàn)關(guān)鍵突破，可大幅降低電阻并提高電流。
南京大學(xué)教授王欣然表示，由于二維半導(dǎo)體材料最為顯著的兩個(gè)特點(diǎn)是薄以及能夠垂直堆疊，因此二維半導(dǎo)體未來(lái)可能會(huì)在水平和垂直兩個(gè)維度上延續(xù)摩爾定律，未來(lái)有助于在更先進(jìn)的制程技術(shù)上實(shí)現(xiàn)突破。
可見(jiàn)，雖然隨著芯片技術(shù)節(jié)點(diǎn)的提升，技術(shù)難度越來(lái)越大，研發(fā)成本也越來(lái)越高昂，但這并不意味著摩爾定律結(jié)束。只是由于技術(shù)節(jié)點(diǎn)的不斷延伸，研發(fā)難度越來(lái)越大，出現(xiàn)的問(wèn)題也難免增多，但新興技術(shù)也在不斷發(fā)展。然而，在半導(dǎo)體領(lǐng)域當(dāng)中，任何一種技術(shù)的轉(zhuǎn)換更迭往往都需要經(jīng)歷多年的試錯(cuò)和改進(jìn)，這些新的技術(shù)，能否最終實(shí)現(xiàn)預(yù)期的高性能和低功耗的效果，還需靜待時(shí)日。
作者丨沈叢
編輯丨連曉東
美編丨馬利亞
