2019年，Intel收購(gòu)Barefoot，價(jià)格未知（估計(jì)50億美金左右）。Barefoot是P4網(wǎng)絡(luò)編程語(yǔ)言的發(fā)明者，也是使用該語(yǔ)言的Tofino系列以太網(wǎng)交換機(jī)芯片的創(chuàng)造者。Intel的IPU（芯片代號(hào)Mount Evans）已經(jīng)集成了P4可編程引擎。

2022年，AMD收購(gòu)Pensando，價(jià)格19億美金。Pensando的高性能、高可擴(kuò)展的DPU包括可編程的數(shù)據(jù)包處理器，可以從CPU中卸載工作負(fù)載并提高整體系統(tǒng)性能。

2022年，Intel SVP兼網(wǎng)絡(luò)與邊緣事業(yè)部總經(jīng)理Nick McKeown（Barefoot創(chuàng)始人，收購(gòu)后全職加盟Intel）提出，英特爾旨在為客戶提供業(yè)界絕佳的可編程平臺(tái)，并將全球網(wǎng)絡(luò)和企業(yè)運(yùn)營(yíng)系統(tǒng)轉(zhuǎn)變?yōu)?a class="article-link" target="_blank" href="/tag/%E8%BD%AF%E4%BB%B6/">軟件定義和可編程形式。

1 從可編程網(wǎng)絡(luò)處理引擎RMT到Intel Tofino

2013年的SIGCOMM大會(huì)，當(dāng)時(shí)由Nick McKeown領(lǐng)導(dǎo)的斯坦福大學(xué)的研究團(tuán)隊(duì)發(fā)表論文：Forwarding Metamorphosis: Fast Programmable Match-Action Processing in Hardware for SDN，提出了RMT可編程網(wǎng)絡(luò)包處理架構(gòu)模型。

2014年，Nick團(tuán)隊(duì)在SIGCOMM Computer Communication Review上進(jìn)一步發(fā)表了論文，P4: Programming Protocol-Independent Packet Processors，提出了P4網(wǎng)絡(luò)編程語(yǔ)言。P4語(yǔ)言如今已經(jīng)成為了行業(yè)標(biāo)準(zhǔn)語(yǔ)言。

之后在Nick的帶領(lǐng)下，成立了Barefoot公司，實(shí)現(xiàn)了基于RMT模型的可編程交換機(jī)架構(gòu)PISA（Protocol Independent Switch Architecture，協(xié)議無關(guān)的交換架構(gòu)），以及基于此架構(gòu)的Tofino系列可編程交換機(jī)芯片。

2019年Intel收購(gòu)Barefoot，用于加強(qiáng)其數(shù)據(jù)中心芯片的網(wǎng)絡(luò)通信能力，Intel希望解決數(shù)據(jù)激增問題，這些數(shù)據(jù)對(duì)更高的計(jì)算能力提出巨大需求。同時(shí)，還需要提供必要的網(wǎng)絡(luò)基礎(chǔ)設(shè)施，以便信息能夠在不同數(shù)據(jù)中心之間進(jìn)行傳輸。而Barefoot在云網(wǎng)絡(luò)架構(gòu)、P4可編程高速數(shù)據(jù)路徑、交換機(jī)芯片開發(fā)和各種其他網(wǎng)絡(luò)組件方面具有非常強(qiáng)的能力，這有助于Intel實(shí)現(xiàn)其網(wǎng)絡(luò)愿景。

從上圖中，我們可以看到Tofino交換芯片，優(yōu)勢(shì)不僅僅是完全的協(xié)議可編程能力，并且性能和單位能耗均要比ASIC芯片好。ASIC是理論上的最高性能，但因?yàn)楣δ艹脑?，其資源利用率較低。

Tofino的PISA架構(gòu)，是網(wǎng)絡(luò)領(lǐng)域的可編程DSA，其資源利用率要高，整體的資源效率反而是高于ASIC的。

2 基于CPU、NP、FPGA、DSA的P4有什么區(qū)別？

指令是軟件和硬件的媒介，指令的復(fù)雜度（單位計(jì)算密度）決定了系統(tǒng)的軟硬件解耦程度。按照指令的復(fù)雜度，典型的處理器平臺(tái)大致分為CPU、協(xié)處理器、GPU、FPGA、DSA、ASIC。指令越簡(jiǎn)單，編程靈活性越高，但性能相對(duì)越低；指令越復(fù)雜，性能相對(duì)越高，但軟件靈活性越差。因此，基于不同處理器平臺(tái)實(shí)現(xiàn)的P4可編程主要區(qū)別是在性能方面，進(jìn)行定性分析：

基于CPU的P4，性能為單位1。也既是通過軟件模擬的方式支持P4編程，其性能局限于CPU的性能。

基于NP的P4，性能為10。有一些公司把P4程序翻譯成NP可以識(shí)別的程序。NP和GPU在同一個(gè)性能層次，其性能比CPU要好一些。

基于FPGA的P4，性能為20?；贔PGA的P4其實(shí)是把P4程序翻譯成ASIC架構(gòu)的Verilog層次的代碼。基于FPGA實(shí)現(xiàn)硬件可編程，但架構(gòu)上屬于ASIC。

基于DSA的P4，性能100。基于DSA實(shí)現(xiàn)P4編程，能夠?qū)崿F(xiàn)ASIC層次的性能，并且是完全軟件可編程的。

3 第一家商用的網(wǎng)卡側(cè)P4加速引擎：Pensando DSC

站在業(yè)務(wù)的角度，在網(wǎng)卡側(cè)實(shí)現(xiàn)P4的可編程平臺(tái)的意義比交換機(jī)側(cè)更加重大。在網(wǎng)卡側(cè)可以實(shí)現(xiàn)非常多的更高層的協(xié)議甚至自定義協(xié)議支持，不僅僅是網(wǎng)絡(luò)2-3層的協(xié)議支持。Pensando的DSC芯片，是已知的全球第一家商用的網(wǎng)卡/邊緣側(cè)的P4數(shù)據(jù)面編程DSA引擎。

上圖是Pensando DSC（Distributed Services Card）的架構(gòu)圖，首先這是一個(gè)Host適配器。一端通過PCIe連接Host，一端通過Ethernet連接到網(wǎng)絡(luò)。網(wǎng)絡(luò)一般連接到TOR交換機(jī)。最核心是一個(gè)支持P4數(shù)據(jù)面可編程的包處理器引擎。在包處理引擎進(jìn)行處理之后，發(fā)送的數(shù)據(jù)會(huì)轉(zhuǎn)發(fā)到Packet Buffer用于發(fā)送；接收的數(shù)據(jù)則轉(zhuǎn)發(fā)到主機(jī)。此外，集成的高性能ARM Core也可以在必要的時(shí)候進(jìn)行數(shù)據(jù)處理。例如，有些復(fù)雜的處理用ARM Core要更合適一些。以及其他一些卸載功能，如加解密等安全類這些數(shù)據(jù)處理密集型任務(wù)的加速，則是在Service處理卸載模塊里進(jìn)行處理。

就在上周，也就是2022年四月初，AMD宣布，已同初創(chuàng)企業(yè)Pensando達(dá)成了收購(gòu)協(xié)議，這一收購(gòu)將花費(fèi)約19億美元。Pensando的相關(guān)技術(shù)和產(chǎn)品，將作為AMD數(shù)據(jù)中心解決方案的一部分，與AMD已有的CPU、GPU、FPGA（Xilinx）等產(chǎn)品線更深入?yún)f(xié)同。

4 Intel IPU，集成Barefoot的P4網(wǎng)絡(luò)可編程引擎

在2021年的Intel架構(gòu)日大會(huì)上，芯片版本的IPU Mount Evans正式發(fā)布。Intel從為靈活性和可編程性而設(shè)計(jì)的創(chuàng)新性能硬件開始。

Intel還利用收購(gòu)Barefoot時(shí)獲得的專業(yè)知識(shí)，推動(dòng)P4語(yǔ)言在業(yè)內(nèi)的使用，作為將網(wǎng)絡(luò)數(shù)據(jù)平面編程集成到IPU上的標(biāo)準(zhǔn)框架?？删幊贪幚砥鳛関Switch卸載、防火墻、遙測(cè)功能等用例提供領(lǐng)先支持，同時(shí)在現(xiàn)實(shí)世界實(shí)現(xiàn)中支持高達(dá)每秒2億個(gè)包的性能。

5 P4可編程案例

例如，支持P4網(wǎng)絡(luò)可編程的智能網(wǎng)卡，既可以實(shí)現(xiàn)包處理的極致性能，又可以實(shí)現(xiàn)軟件編程實(shí)現(xiàn)（由用戶自己決策）不同的網(wǎng)絡(luò)轉(zhuǎn)發(fā)功能。

單個(gè)P4智能網(wǎng)卡硬件可以應(yīng)用于多種場(chǎng)景：

如VPC虛擬私有網(wǎng)、4/7層負(fù)載均衡、接入網(wǎng)關(guān)、跨域網(wǎng)關(guān)、應(yīng)用網(wǎng)關(guān)、防火墻、DDoS防護(hù)等。

如果通過純CPU軟件實(shí)現(xiàn)，可能需要10-20臺(tái)服務(wù)器實(shí)現(xiàn)的性能，通過支持P4加速的智能網(wǎng)卡，一臺(tái)服務(wù)器可以勝任。

如果通過定制ASIC實(shí)現(xiàn)，則可能需要很多不同功能的硬件設(shè)備，而支持P4加速的智能網(wǎng)卡則只需要一種硬件設(shè)備。

6 為什么需要網(wǎng)絡(luò)可編程？

在SDN發(fā)展之前，網(wǎng)絡(luò)芯片是一個(gè)緊耦合的ASIC芯片設(shè)計(jì)：隨著支持的網(wǎng)絡(luò)協(xié)議越來越多，其復(fù)雜度急劇上升，使用門檻也越來越高。

此外，網(wǎng)絡(luò)芯片提供了很多的協(xié)議支持，每個(gè)用戶卻只用到一小部分，這反而是一種資源浪費(fèi)。

并且，完全硬件ASIC實(shí)現(xiàn)，上層的用戶對(duì)網(wǎng)絡(luò)沒有太多的話語(yǔ)權(quán)，云計(jì)算廠家有一些網(wǎng)絡(luò)的創(chuàng)新都非常困難。

SDN最開始推出了控制面和數(shù)據(jù)面分離的Openflow標(biāo)準(zhǔn)協(xié)議，通過集中決策，再分發(fā)到分布式的支持SDN功能的交換機(jī)中?？刂泼婵删幊痰腛penflow并沒有本質(zhì)的解決網(wǎng)絡(luò)的功能定制問題，更進(jìn)一步的，支持?jǐn)?shù)據(jù)面編程的P4語(yǔ)言以及網(wǎng)絡(luò)包處理器/引擎，能夠在達(dá)到ASIC級(jí)別性能的基礎(chǔ)上仍然具有非常好的編程能力。隨著網(wǎng)絡(luò)越來越復(fù)雜，網(wǎng)絡(luò)協(xié)議越來越多，網(wǎng)絡(luò)功能演進(jìn)越來越快，ASIC層次的網(wǎng)絡(luò)芯片，不但約束用戶的功能創(chuàng)新，而且隨著系統(tǒng)越來越冗雜性能效率也不是最高，越來越難以滿足用戶的需要。更合適的做法，就是“授人以魚不如授人以漁”，把決策權(quán)交給開發(fā)者（用戶）。

7 行業(yè)愿景：完全可編程的網(wǎng)絡(luò)

算力網(wǎng)絡(luò)，是指在計(jì)算能力不斷泛在化發(fā)展的基礎(chǔ)上，通過網(wǎng)絡(luò)手段將計(jì)算、存儲(chǔ)等基礎(chǔ)資源在云-邊-端之間進(jìn)行有效調(diào)配的方式，以此提升業(yè)務(wù)服務(wù)質(zhì)量和用戶的服務(wù)體驗(yàn)。隨著邊緣計(jì)算的發(fā)展和部署，用戶不再是僅僅訪問中心云，有的業(yè)務(wù)需要訪問邊緣云，甚至可能某個(gè)業(yè)務(wù)需要多云協(xié)同計(jì)算。網(wǎng)絡(luò)是用戶去往算力資源的必經(jīng)之路，也是用戶發(fā)起業(yè)務(wù)需求的入口。由網(wǎng)絡(luò)去調(diào)配算力，是個(gè)不錯(cuò)的方式，可以實(shí)現(xiàn)跨云訪問。算力網(wǎng)絡(luò)要想在性能極致的基礎(chǔ)上，還能做到協(xié)議和策略可編程，則基于P4的可編程網(wǎng)絡(luò)DSA技術(shù)是必由之路。

Nick McKeown 在 ONF Connect 2019演講中第一次定義了SDN發(fā)展的三個(gè)階段：

第一階段（2010–2020年）：通過Openflow將控制面和數(shù)據(jù)面分離，用戶可以通過集中的控制端去控制每個(gè)交換機(jī)的行為；

第二階段（2015–2025年）：通過P4編程語(yǔ)言以及可編程FPGA或ASIC實(shí)現(xiàn)數(shù)據(jù)面可編程，這樣，在包處理流水線加入一個(gè)新協(xié)議的支持，開發(fā)周期從數(shù)年降低到數(shù)周；

第三階段（2020–2030年）：展望未來，網(wǎng)卡、交換機(jī)以及協(xié)議棧均可編程，整個(gè)網(wǎng)絡(luò)成為一個(gè)可編程平臺(tái)。

這預(yù)示著，未來不管是交換機(jī)側(cè)還是網(wǎng)卡側(cè)，均需要實(shí)現(xiàn)類似CPU通用程序設(shè)計(jì)的完全可編程的網(wǎng)絡(luò)處理引擎，并且要基于此平臺(tái)實(shí)現(xiàn)一整套的軟件堆棧。把一個(gè)完全可編程的網(wǎng)絡(luò)交給用戶，支撐用戶更快速的網(wǎng)絡(luò)創(chuàng)新。

上圖是Intel對(duì)整個(gè)未來網(wǎng)絡(luò)演進(jìn)趨勢(shì)的看法：從云數(shù)據(jù)中心、核心網(wǎng)、接入網(wǎng)、邊緣計(jì)算甚至終端設(shè)備，都會(huì)演化成完全“軟件定義的可編程網(wǎng)絡(luò)”。

8 更大的愿景：完全可編程的全領(lǐng)域處理（平臺(tái)）

網(wǎng)絡(luò)可編程，本質(zhì)上是聚焦在網(wǎng)絡(luò)協(xié)議處理。而在更廣闊的各類復(fù)雜計(jì)算場(chǎng)景，如云計(jì)算，除了網(wǎng)絡(luò)以外，其他的領(lǐng)域，包括存儲(chǔ)、虛擬化、安全以及AI等，都需要極致性能基礎(chǔ)上的可編程。

這些領(lǐng)域的系統(tǒng)，面臨跟網(wǎng)絡(luò)類似的問題：系統(tǒng)越來越復(fù)雜，性能要求越來越高，業(yè)務(wù)邏輯迭代越來越快。隨著CPU性能瓶頸，就需要為這些領(lǐng)域的任務(wù)進(jìn)行加速。而不同用戶業(yè)務(wù)的差異性，以及用戶業(yè)務(wù)邏輯的快速迭代，以及越來越高的場(chǎng)景性能要求，諸多場(chǎng)景，都需要在完全ASIC極致性能的基礎(chǔ)上，實(shí)現(xiàn)可編程能力。這樣，整個(gè)系統(tǒng)，構(gòu)成一個(gè)性能極致的、完全可編程的全領(lǐng)域處理（平臺(tái)）。（正文完）