芯耀
92
前言：5nm、3nm 節(jié)點(diǎn)主要面向 FPGA 等高性能計(jì)算領(lǐng)域，智能處理器和 5G 芯片。在接下來的兩三年中，5G 將會(huì)被大規(guī)模使用。
臺(tái)積電：最為積極和最早布局
很快臺(tái)積電的 5nm 工藝即將量產(chǎn)，與此同時(shí)，臺(tái)積電的 3nm 工藝也在持續(xù)推進(jìn)當(dāng)中。
去年 7 月，臺(tái)積電就公開表示其 3nm 工藝的開發(fā)進(jìn)展順利，并且已經(jīng)與早期客戶就技術(shù)定義進(jìn)行了接觸。
近日，臺(tái)積電正式披露了其最新 3nm 工藝的細(xì)節(jié)詳情，其晶體管密度達(dá)到了驚人的 2.5 億個(gè) /mm²。
在性能提升方面，臺(tái)積電 5nm 工藝相比 7nm 性能可提升 15%，能效比提升 30%，而 3nm 較 5nm 性能則可進(jìn)一步提升 7%，能效比提升 15%。
臺(tái)積電在評(píng)估多種選擇后認(rèn)為現(xiàn)行的 FinFET 工藝在成本及能效上更佳，所以 3nm 首發(fā)依然會(huì)是 FinFET 晶體管技術(shù)。
而臺(tái)積電則表示，其 3nm 工藝研發(fā)符合預(yù)期，并沒有受到疫情影響，預(yù)計(jì)在 2021 年進(jìn)入風(fēng)險(xiǎn)試產(chǎn)階段，2022 年下半年量產(chǎn)。
3nm 是他們?cè)?5nm 之后在芯片工藝上的一個(gè)完整的技術(shù)跨越，同第一代的 5nm 工藝（N5）相比，第一代的 3nm 工藝（N3）的晶體管密度將提升約 70%，速度提升 10%到 15%，芯片的性能提升 25%到 30%，3nm 工藝將進(jìn)一步夯實(shí)他們未來在芯片工藝方面的領(lǐng)導(dǎo)地位。
臺(tái)積電通過了 1,217.81 億元資本預(yù)算，除升級(jí)先進(jìn)制程產(chǎn)能外，也用于轉(zhuǎn)換部分邏輯制程產(chǎn)能為特殊制程產(chǎn)能。
臺(tái)積電預(yù)定今年度資本支出金額約 100 億美元至 110 億美元，其中 80%經(jīng)費(fèi)將用于 3 納米、5 納米及 7 納米先進(jìn)制程技術(shù)。
臺(tái)積電預(yù)期，今年 7 納米與第二代 7 納米制程將貢獻(xiàn)約 25%業(yè)績(jī)。另外有 10%經(jīng)費(fèi)用于先進(jìn)封裝與光罩，10%用于特殊制程。
面對(duì)三星積極沖刺晶圓代工，并企圖在 3 納米制程超車臺(tái)積電，臺(tái)積電發(fā)言系統(tǒng)表示，不對(duì)競(jìng)爭(zhēng)對(duì)手的技術(shù)發(fā)展做任何評(píng)論，并強(qiáng)調(diào)絕有信心在 7 納米、5 納米，甚至 3 納米制程持續(xù)維持全球領(lǐng)先地位。
三星：在技術(shù)上的追趕和超越
三星同樣押注 3nm 節(jié)點(diǎn)，進(jìn)度及技術(shù)選擇都很激進(jìn)，三星將淘汰 FinFET 晶體管，直接使用 GAA 環(huán)繞柵極晶體管。
根據(jù)三星的信息，相較于 7nm FinFET 工藝，3nm 工藝可以減少 50%能耗、增加 30%性能。三星計(jì)劃 2021 年量產(chǎn)，疫情影響已推遲到 2022 年，但沒有明確具體時(shí)間。
去年，三星的 Foundry Forum 活動(dòng)中強(qiáng)調(diào)了先進(jìn)封裝的重要性；今年，三星的 Foundry Forum 則將重點(diǎn)放在了先進(jìn)制程的進(jìn)度上。就此，我們也能夠很明顯地感受到，三星與臺(tái)積電之間的競(jìng)爭(zhēng)越發(fā)激烈。
前不久，三星也公布了未來的制程工藝路線圖，公司計(jì)劃今年推出 7nm EUV 工藝，明年有 5/4nm EUV 工藝，2020 年則會(huì)推出 3nm EUV 工藝，同時(shí)晶體管類型也會(huì)從 FinFET 轉(zhuǎn)向 GAA 結(jié)構(gòu)。
不過，根據(jù)最新的消息顯示，受今年新冠疫情的影響，三星的 3nm 工藝的進(jìn)度可能將推遲。
基于 GAA 的工藝節(jié)點(diǎn)有望在下一代應(yīng)用中廣泛采用，例如移動(dòng)、網(wǎng)絡(luò)通訊、汽車電子、人工智能（AI）和 IoT 物聯(lián)網(wǎng)等。
值得一提的是，三星一直被詬病的晶體管密度仍然未被提及。作為 GAA 技術(shù)的領(lǐng)頭羊，三星究竟能否借由 3nm 工藝翻盤，還需要時(shí)間來證明。
三星在 10nm、7nm 及 5nm 節(jié)點(diǎn)的進(jìn)度都會(huì)比臺(tái)積電要晚一些，導(dǎo)致臺(tái)積電幾乎包攬了目前的 7nm 芯片訂單，三星只搶到 IBM、NVIDIA 及高通部分訂單。
不過三星已經(jīng)把目標(biāo)放在了未來的 3nm 工藝上，預(yù)計(jì) 2021 年量產(chǎn)，這個(gè)時(shí)間點(diǎn)要早于臺(tái)積電。
英特爾：主流工藝反超 新戰(zhàn)場(chǎng)保守
去年英特爾超越三星，奪回了全球半導(dǎo)體市場(chǎng)的一哥地位，過去 27 年以來英特爾在這個(gè)榜單上把持了 25 年之久。
再下一步，英特爾還要在半導(dǎo)體技術(shù)上追上來，其 7nm 工藝晶體管密度就接近臺(tái)積電 3nm 工藝了，5nm 節(jié)點(diǎn)反超幾乎是板上釘釘了。
在 10nm 走上正軌之后，英特爾宣布他們的半導(dǎo)體工藝發(fā)展將回到 2 年一個(gè)周期的路線上來，2021 年就會(huì)量產(chǎn) 7nm 工藝，首發(fā)高性能的 Xe 架構(gòu) GPU，2022 年會(huì)擴(kuò)展到更多的 CPU 等產(chǎn)品中。
現(xiàn)在還沒公布官方細(xì)節(jié)，不過英特爾從 22nm 工藝到 14nm 是 2.4x 縮放，14nm 到 10nm 是 2.7x 縮放，都超過了摩爾定律的 2x 工藝縮放水平。
英特爾 CEO 司睿博之前提到過 7nm 工藝會(huì)會(huì)到正常縮放，那至少是 2x 到 2.4x 縮放，意味著 7nm 工藝的晶體管密度將達(dá)到 2 億 /mm2 到 2.4 億 /mm2 之間。
這樣看來，如果是 2.4 億 /mm2 的水平，那英特爾的 7nm 工藝就能達(dá)到臺(tái)積電 3nm 工藝的水平，保守一點(diǎn) 2 億 /mm2 的話，那也非常接近了。
7nm 之后英特爾還會(huì)進(jìn)入 5nm 節(jié)點(diǎn)，時(shí)間點(diǎn)會(huì)在 2023 年，按照英特爾的水平，至少也是 2x 縮放，那晶體管密度至少會(huì)達(dá)到 4 億 /mm2，遠(yuǎn)遠(yuǎn)超過臺(tái)積電的 3nm 工藝水平，臺(tái)積電的 2nm 工藝在 2023 年之前應(yīng)該沒戲的。
目前的計(jì)算還是理論性的，但是只要英特爾的工藝路線重回正軌，先進(jìn)工藝上追回來并不讓人意外，臺(tái)積電、三星并不能小覷半導(dǎo)體一哥的技術(shù)實(shí)力。
7nm 之后是更先進(jìn)的 5nm、3nm、2nm 和 1.4nm，其中 5nm、3nm 和 2nm 處在路線發(fā)現(xiàn)階段，分別計(jì)劃在 2023 年、2025 年和 2027 年采用，2029 年擬開始采用 1.4nm 工藝。
同時(shí)，英特爾或也將在 5nm 工藝階段放棄 FinFET 晶體管，轉(zhuǎn)向 GAA 環(huán)繞柵極晶體管。
其首席財(cái)務(wù)官也曾指出，英特爾要進(jìn)行 10nm 量產(chǎn)、7nm 提速、5nm 投資，考慮到這部分技術(shù)交集主要集中在 2020~2021 年，也必然會(huì)影響到英特爾毛利率。
從流程路線圖來看，英特爾將按照每?jī)赡暌淮沃饕?jié)點(diǎn)更新的節(jié)奏進(jìn)行。而 3nm，排到了 2025 年來實(shí)現(xiàn)。
決戰(zhàn) 3nm 面臨的挑戰(zhàn)
①雖說現(xiàn)在臺(tái)積電和三星的 7nm EUV 產(chǎn)品已經(jīng)步入正軌，但當(dāng)先進(jìn)工藝推進(jìn)到 3nm 之時(shí)，與之相關(guān)的 EUV 技術(shù)也將再次發(fā)生變化。
而這就涉及了 EUV 曝光技術(shù)的開發(fā)方面最重要的是 EUV 曝光設(shè)備的改良。
②EUV 掩膜、檢測(cè)掩膜的缺陷以及光源功率等都將影響 EUV 技術(shù)在先進(jìn)工藝上的使用。
③雖然臺(tái)積電、三星以及英特爾都計(jì)劃在 GAA 上有所投入，但在 3nm 初期階段就采用新型晶體管，是否能夠被市場(chǎng)接納，也是值得廠商思考的事情。
④如果采用 GAA 工藝，則需要導(dǎo)入新材料，因此制程技術(shù)上相當(dāng)困難，尤其是在蝕刻部分是大挑戰(zhàn)。
⑤3nm 工藝節(jié)點(diǎn)的互連是芯片中的微小銅布線方案，它在每個(gè)節(jié)點(diǎn)上變得越發(fā)緊湊，造成芯片中不必要的 RC 延遲。
結(jié)尾
縱觀全球半導(dǎo)體制程玩家，目前僅剩三足鼎立：英特爾、三星和臺(tái)積電。而其中真正卯著勁在攻堅(jiān) 3nm 的，其實(shí)只有三星和臺(tái)積電兩家而已。從市場(chǎng)份額來看，臺(tái)積電暫時(shí)領(lǐng)先。
