FPGA入門(mén)基礎(chǔ)之按鍵消抖實(shí)驗(yàn)

引言：按鍵在電子產(chǎn)品中經(jīng)常用到，由于按鍵的機(jī)械特性，按鍵在閉合或松開(kāi)的瞬間伴隨著一連串的抖動(dòng)，這樣的抖動(dòng)將直接影響設(shè)計(jì)系統(tǒng)的穩(wěn)定性。因此，必須對(duì)抖動(dòng)進(jìn)行處理。本文介紹如何在FPGA中實(shí)現(xiàn)按鍵消抖處理。

1. 原理概述

在機(jī)械按鍵的觸點(diǎn)閉合和斷開(kāi)時(shí)，都會(huì)產(chǎn)生抖動(dòng)，為了保證系統(tǒng)能正確識(shí)別按鍵的開(kāi)關(guān)，就必須對(duì)按鍵的抖動(dòng)進(jìn)行處理。按鍵抖動(dòng)如下圖所示。

圖1：按鍵機(jī)械抖動(dòng)

圖2：按鍵輸入在FPGA IO接口產(chǎn)生的抖動(dòng)

抖動(dòng)時(shí)間的長(zhǎng)短由按鍵的機(jī)械特性決定，一般為5ms～10ms。這是一個(gè)很重要的時(shí)間參數(shù)，在很多場(chǎng)合都要用到。按鍵穩(wěn)定閉合時(shí)間的長(zhǎng)短則是由操作人員的按鍵動(dòng)作決定的，一般為零點(diǎn)幾秒至數(shù)秒。按鍵抖動(dòng)會(huì)引起一次按鍵被誤讀多次，如圖2所示。

按鍵消抖處理即：每次在按鍵閉合或松開(kāi)期間，跳過(guò)這段抖動(dòng)時(shí)間，再檢測(cè)按鍵的狀態(tài)。故通過(guò)簡(jiǎn)單的延時(shí)就可實(shí)現(xiàn)按鍵的消抖動(dòng)。

2.軟件代碼設(shè)計(jì)

按鍵濾波模塊key_filter.v設(shè)計(jì)采用狀態(tài)機(jī)實(shí)現(xiàn)按鍵按下和彈起檢測(cè)。

10ms延遲定時(shí)器：

always @(posedge clk_i)begin //10ms 延遲定時(shí)器    if(cnt10ms < CNT_10MS)         cnt10ms <= cnt10ms + 1'b1;    else         cnt10ms <= 25'd0;end

按鍵檢測(cè)狀態(tài)機(jī)：

always @(posedge clk_i)begin    key_s_r <= key_s;end
always?@(posedge?clk_i)begin    if(en_10ms)begin //10ms 延遲定時(shí)器        case(key_s)        KEY_S0:begin           if(!key_i) //判斷按鍵是否按下，如果按下，則轉(zhuǎn)入狀態(tài)KEY_S1               key_s <= KEY_S1;         end          KEY_S1:begin           if(!key_i) //10ms后，再次判斷按鍵是否按下，               key_s <= KEY_S2; //如果按下，則轉(zhuǎn)入狀態(tài)KEY_S2            else                key_s <= KEY_S0; //如果未按下，則轉(zhuǎn)回KEY_S0        end         KEY_S2:begin           if(key_i) //10ms后，判斷按鍵是否彈起，如果彈起，則轉(zhuǎn)入狀態(tài)KEY_S3               key_s <= KEY_S3;         end          KEY_S3:begin           if(key_i) //10ms后，再次判斷按鍵是否彈起，              key_s <= KEY_S0; //如果彈起，則轉(zhuǎn)入狀態(tài)KEY_S0            else                 key_s <= KEY_S2; //如果未彈起，則轉(zhuǎn)回KEY_S2        end        endcase                      endend

按鍵有效輸出：當(dāng)狀態(tài)從KEY_S1 轉(zhuǎn)到 KEY_S2 代表依次按鈕按下 key_cap 輸出一次高電平。

assign key_cap = (key_s==KEY_S2)&&(key_s_r==KEY_S1);

3.硬件測(cè)試與驗(yàn)證

硬件平臺(tái)：XC7Z035FFG676-2

Vivado軟件：2017.4

工程編譯完成后，下載bit文件到電路板，測(cè)試結(jié)果得以驗(yàn)證。