芯耀
1037
新產品亮相 統(tǒng)一的硬件仿真與原型驗證系統(tǒng)
不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新，使芯片規(guī)模不斷擴大，系統(tǒng)驗證時間不斷增加，對高性能硬件驗證系統(tǒng)提出了更多的需求，包括虛擬或物理驗證、深度調試、提前軟件開發(fā)等，這些需求往往需要切換多種EDA工具配合完成，不僅存在重復勞動或者耗費人力進行轉換的問題，也導致了數(shù)據的碎片化，降低了驗證重用的可能性，大大降低了驗證效率。
芯華章生態(tài)及產品發(fā)布會現(xiàn)場
樺捷HuaPro P2E
高性能FPGA雙模驗證系統(tǒng)
作為新一代FPGA雙模驗證系統(tǒng)，樺捷HuaPro P2E通過統(tǒng)一軟硬件平臺支持硬件仿真與原型驗證雙工作模式，幫助開發(fā)團隊突破了傳統(tǒng)軟硬件驗證工具的割裂限制。這得益于芯華章自主研發(fā)的一體化、全自動HPE Compiler，支持大規(guī)模設計的自動綜合、智能分割、優(yōu)化實現(xiàn)，并支持深度調試、無限量、任意深度的信號波形采集、動態(tài)觸發(fā)、內存加載和讀取等多種調試能力。
HPE Compiler為HuaPro P2E融合多種驗證場景打造了堅實的技術基礎，在實際測試中，可通過一鍵式流程縮短30%-50%的驗證周期，從而大大降低開發(fā)成本，助力大規(guī)模系統(tǒng)級芯片設計效率提升。
復雜芯片仿真驗證的不同階段和EDA工具
曦智科技設計驗證總監(jiān)韓福強表示：
芯華章推出的創(chuàng)新雙模驗證系統(tǒng)HuaPro P2E，專門針對解決大規(guī)模的系統(tǒng)級復雜驗證需求設計，提供了卓越的軟硬協(xié)同驗證能力，特別是能夠滿足不斷加快的驗證周期需求。隨著曦智不斷加速在光電混合領域的前沿研究，我們愿意和芯華章繼續(xù)合作部署國產EDA工具，共同提升復雜計算處理能力，提高前沿芯片研發(fā)效能。
芯華章研發(fā)副總裁陳蘭兵表示:
面向自動化和智能化的目標，我們致力于以融合、可拓展的設計流程，減少用戶人工投入、縮短芯片驗證周期。相比傳統(tǒng)的原型驗證工具，HuaPro P2E基于統(tǒng)一的硬件、軟件工具，高效集成原型驗證和硬件仿真雙模式，提供兼具靈活與效率的敏捷驗證方案，為CPU、GPU、AI、HPC等大規(guī)模芯片開發(fā)，提供大容量、高性能、調試能力強大的新—代智能硅前驗證硬件系統(tǒng)。
打破驗證效率藩籬敏捷驗證賦能系統(tǒng)創(chuàng)新
隨著芯片的規(guī)模和復雜度越來越高，芯片驗證的重要性與日俱增，不僅僅局限在滿足功能驗證需求，也更多參與到設計、架構、軟硬協(xié)同、功耗等方方面面的優(yōu)化探索中，在系統(tǒng)級創(chuàng)新及芯片敏捷開發(fā)中扮演更重要的角色。
芯華章首席技術官傅勇表示：
面對系統(tǒng)級芯片開發(fā)挑戰(zhàn)，芯華章以技術為本、以客戶為導向，提出敏捷驗證的解決方案，其核心是以低成本在各個芯片驗證與測試環(huán)境中，進行自動化和智能化的快速迭代，并提早實現(xiàn)系統(tǒng)級驗證，透過統(tǒng)一的數(shù)據庫和高效的調試分析，達成驗證與測試目標的高效收斂。
秉承敏捷驗證理念，芯華章HuaPro P2E打造從軟件、硬件到調試的整體解決方案，無縫集成芯華章昭曉Fusion Debug調試器，并借助自研的統(tǒng)一數(shù)據庫XEDB，讓跨模式調試無縫銜接切換，滿足從SoC到Chiplet的新一代復雜芯片設計需求，從整體上降低芯片開發(fā)的成本、風險和難度。
當今時代，芯片支撐了工業(yè)、通信、醫(yī)療、交通等幾乎所有科技領域與應用場景，是數(shù)字經濟的發(fā)展基石。作為產業(yè)最上游的EDA企業(yè)，芯華章致力于提供先進的數(shù)字前端EDA工具，以完整的數(shù)字驗證全流程工具，為產業(yè)用戶打造敏捷驗證方案，加速芯片設計中的算法創(chuàng)新和架構創(chuàng)新，賦能系統(tǒng)級應用開發(fā)，為數(shù)字經濟高質量發(fā)展強芯固基。
