先進封裝技術之爭 | 凸塊（Bumping）間距推進至10μm以下，推動FC繼續(xù)領跑市場

Flip-Chip是先進封裝最大市場，Bumping是其主要的工藝，顯著提高集成密度。目前，頭部晶圓制造廠將Bump Pitch推進至10μm以下，國內(nèi)大封裝廠挺近40μm。本文為您概述了當前微凸塊的全球新進展。

Bumping/μBumping，（微）凸塊制造技術是倒裝等發(fā)展演化的基礎工程，并延伸演化出TSV、WLP、2.5D/3D、MEMS等封裝結構與工藝，廣泛應用于5G、人工智能、云計算、可穿戴電子、物聯(lián)網(wǎng)、大數(shù)據(jù)處理及儲存等集成電路應用中。

焊料凸點的橫截面?圖源：富士通

作為一種先進的晶片級工藝技術，Bumping在將晶片切割成單個芯片之前，在整個晶片形式的晶片上形成由焊料制成的“凸點”或“球”。凸塊制作的材質(zhì)可分為金凸塊、銅鎳金凸塊、銅柱凸塊、焊球凸塊。凸塊將管芯和襯底一起互連到單個封裝中的基本互連部件，每個凸塊都是一個IC信號觸點，成為了芯片之間、芯片和基板之間的“點連接”。在封裝環(huán)節(jié)中，有助于減小模組體積，提高良品率，降低成本易于量產(chǎn)：

• 在倒裝芯片封裝中，使用焊料凸塊而不是引線鍵合將硅芯片直接連接到基板上，在電氣、機械和熱性能方面起著重要作用，還能提供具有更快數(shù)據(jù)速率的密集與鏈接。凸塊一般高 60-100μm，直徑為 80-125μm，而銅柱 (CuP) 凸塊的高度通常為40μm， 并有錫銀焊帽。倒裝芯片是消費、網(wǎng)絡、計算、移動和汽車市場上的關鍵互聯(lián)技術。晶圓級封裝有較小的封裝尺寸與較佳電性表現(xiàn)的優(yōu)勢，因為它們利用先進的晶圓凸塊作為與電路板的互連。適用于移動設備、物聯(lián)網(wǎng) (IoT)、可穿戴設備和汽車電子。再鈍化和再分布層，是扇出式晶圓級技術的關鍵支持，包括eWLB、WLCSP、IPD、SiP。

不同材料（Si、GaAs、玻璃等）、不同尺寸（100mm、150mm、200和300毫米）、不同厚度（150μm– 650 μm）的晶圓可用于凸塊工藝。不同金屬材質(zhì)適用于不同芯片的封裝。晶圓凸塊技術制作過程復雜，需要清洗、濺鍍、曝光、顯影、電鍍?nèi)ツz、蝕刻和良品測試環(huán)節(jié)。

凸塊間距推進至10μm以下

電子器件向更輕薄、更微型和更高性能進步，促使凸塊尺寸減小，精細間距愈發(fā)重要。凸塊間距（Bump Pitch）越小，意味著凸點密度增大，封裝集成度越高，難度越來越大。行業(yè)內(nèi)凸點間距正在朝著20μm推進，而實際上巨頭已經(jīng)實現(xiàn)了小于10μm的凸點間距。如果凸點間距超過 20μm，在內(nèi)部互聯(lián)的技術上采用基于 TCB 的微凸塊連接技術。面向未來，?HCB 銅對銅連接技術可以實現(xiàn)更小的凸點間距（10μm以下）和更高的凸點密度（10000/m㎡），并帶動帶寬和功耗雙提升。

倒裝芯片凸點間距?圖源：A. Meixner/Semiconductor Engineering

頭部廠商封裝技術凸塊對比（單位：μm） 圖源：IDtechEX 方正證券研究所

先進封裝關鍵技術指標演進 圖源：YOLE

三星在3D封裝技術的代表是X-Cube (TCB)和X-Cube (HCB)。X-Cube (TCB)采用了25μm的微凸塊間距和40μm的硅片厚度，而X-Cube (HCB)的微凸塊間距達到4μm，硅片厚度10μm。三星基于微凸塊的3D IC技術是為HBM開發(fā)的，并已成功生產(chǎn)了數(shù)千萬個HBM。這是一種經(jīng)過大規(guī)模生產(chǎn)驗證且具有成本效益的 3DIC 技術。與微凸塊 (TCB) 相比，正在準備的無凸塊混合銅接合 (HCB) 通過消除接頭間隙，提供更高的互連密度和熱性能。

如今三星總投資額達到 7000-10000億韓元。在新封裝線上大規(guī)模制造HBM，從今年Q4投入量產(chǎn) 8 層、12 層的 HBM3 產(chǎn)品到計劃在 2024 Q1 推出 12層 HBM3E 的樣品，在 2025年實現(xiàn) HBM4 的量產(chǎn)，進一步提升 HBM 的性能和容量。

CoWoS?是搭建 3DFabric 技術平臺的三大封裝產(chǎn)品之一，工藝包含了在裸芯（Die）上制備微凸點（ubump），臺積電在該類技術上微凸塊最小高度為20um，最小凸塊直徑20um，最小間距可達34um，單晶粒(3mm*3mm)上的凸塊數(shù)量達到了3000個以上。

如今，臺積電的3D SoIC的凸點間距最小可達6um，可實現(xiàn)更佳效能、功耗、尺寸外觀及功能，達成系統(tǒng)級整合。與CoWoS及InFo技術相比，SoIC可提供更高的封裝密度、更小的鍵合間隔，還可以與CoWoS/InFo共用，基于SoIC的CoWoS/InFo封裝將帶來更小的芯片尺寸，實現(xiàn)多個小芯片集成。臺積電還發(fā)布了 SoIC-P，這是其集成芯片系統(tǒng) (SoIC) 解決方案的微凸塊版本，為 3D 芯片堆疊提供了一種經(jīng)濟高效的方式。據(jù)業(yè)內(nèi)人士透露，SoIC-P是臺積電對英特爾3D Foveros的回應。

臺積電SoIC技術剛開始發(fā)力，今年12月產(chǎn)能約1900片，明年SoIC產(chǎn)能增幅近60%，2027年月產(chǎn)能提高到今天的3.7倍。在CPU市場，AMD是采用臺積電3D SoIC的主要供應商，其優(yōu)質(zhì)AI芯片采用臺積電的代工服務及其后端SoIC+CoWoS服務。蘋果正在秘密研發(fā)最新的3D堆疊技術SoIC，預計將搭載在未來的MacBook等產(chǎn)品上，將在2025年至2026年問世。

Foveros是英特爾3D封裝高密度微縮技術，用于生產(chǎn)下一代處理器包括第14代 Meteor Lake、第15代 Arrow Lake 和第16代 Lunar Lake 系列。EMIB是一種2.5D高密度微縮技術可以實現(xiàn)更好的導線密度。從標準封裝到EMIB（嵌入式多管芯互聯(lián)橋接）到Foveros，再到Foveros Omni再到Foveros Direct，凸點間距50-25um突破到10μm以下，功率從0.156 pJ/bit達到<0.05 pJ/bit，凸點密度從>400-1600/mm2到了>10,000/mm2。英特爾規(guī)劃到 2025 年時，其 3D Foveros 封裝的產(chǎn)能將增加四倍，目前正在馬來西亞檳城興建最新的封裝廠，強化 2.5D / 3D 封裝布局版圖。

封裝大廠

作為世界領先的集成電路組裝分包商，日月光于1999年就建立了晶圓凸塊業(yè)務。自2000年生產(chǎn)以來，日月光的倒裝芯片凸塊工藝已被證明是強大和可靠的。在2003年建立了電鍍凸點工藝。電鍍工藝證明了其堅固性、可靠性，并提供了生產(chǎn)服務。

目前，日月光在中國臺灣高雄運營著最先進的凸點制作設備，還開發(fā)出了最先進的晶圓凸點制作能力，包括聚酰亞胺再鈍化和RDL以及5納米/4納米銅低K晶圓凸點制作。旗下SPIL為客戶提供200毫米和300毫米晶圓凸塊服務，包括采用共晶、無鉛和銅柱材料的印刷凸塊、電鍍凸塊和球放置技術。

圖源：SPIL

結合其他ASE制造服務，包括基板設計、基板制造、晶圓分類、凸點制作、背面研磨、背面標記、倒裝芯片組裝和最終測試，ASE為客戶提供先進的倒裝芯片和晶圓級封裝交鑰匙解決方案。全球主流的集成器件制造商(IDM)和世界頂級代工已在日月光的電鍍和銅柱凸塊設施中加工，產(chǎn)量每年保持10%的增長。

安靠公司是全球半導體封裝和測試外包服務業(yè)中最大的獨立供應商之一。晶圓凸塊和芯片級互連技術的領導者。為支持倒裝芯片封裝和晶圓級封裝，Amkor 在其韓國、中國臺灣、葡萄牙和中國的制造工廠建立了晶圓凸塊生產(chǎn)線。Amkor 的凸塊制程基于其專利電鍍焊料技術，它被視為市場內(nèi)最先進、有效、可靠，而且高產(chǎn)的制程。共晶錫/銀、無鉛（98.2% 錫、1.8%銀）和銅柱凸塊都已實現(xiàn) 200 mm。其中單列銅柱小間距低至 30um，交錯低至 30/60um。

安靠服務產(chǎn)品包括倒裝芯片和 WLCSP 應用的再鈍化以及單層和多層再分布工藝。隨著電鍍凸塊（焊料/CuP 凸塊）和 WLCSP/晶圓級扇出 ( WLFO ) 的持續(xù)增長，這些設施提供了規(guī)模經(jīng)濟。這種技術與制造能力的結合在轉包制造行業(yè)中是領先的。此外，Amkor 工廠毗鄰主要代工廠，通過集成工廠物流為客戶縮短上市時間。

長電科技在各種晶圓凸塊合金和工藝方面擁有豐富的經(jīng)驗，包括印刷凸塊、落球和共晶、無鉛和銅柱合金的電鍍技術。公司晶圓凸點產(chǎn)品包括 200mm 和 300mm 晶圓尺寸的晶圓凸點和重新分布，以實現(xiàn)完整的交鑰匙先進倒裝芯片和晶圓級封裝解決方案。2023 年1月，公司XDFOI? Chiplet高密度多維異構集成系列工藝已按計劃進入穩(wěn)定量產(chǎn)階段，可以將有機重布線堆疊中介層厚度控制在50μm以內(nèi)，微凸點（μBump）中心距為 40μm，并可集成多顆芯片、高帶寬內(nèi)存（HBM）和無源器件，實現(xiàn)最大封裝體面積約為 1500mm2的系統(tǒng)級封裝。

力成科技在全球積體電路的封裝測試服務廠商中居于全球領導地位，在焊錫凸點方面，PTI自2013年開始批量生產(chǎn)，擁有實現(xiàn)凸點間距130~250um和凸點高度70~100um的能力，用于邏輯和存儲器件的可選 PI 層。在銅柱凸塊方面，凸點間距40~130um，最大凸塊高度 85um，用于邏輯和存儲器件的可選 PI 層。PTI自2013年以來就有生產(chǎn)經(jīng)驗，包括各種邏輯和存儲器件。RDL解決方案上，銅和銅/鎳/金 RDL，最小線/間距8/8 um，可用結構2P1M ,2P2M & 3P2M。

通富微電?

VisionS 2.5D/3D Chiplet 面向高性能計算研發(fā)和量產(chǎn)。面向3D堆疊內(nèi)存布局了TSV+micro-bump，面向混合鍵合布局了bump-less，開發(fā)TCB技術和優(yōu)化治具和工藝參數(shù)將凸點間距推進至<40μm；10萬個凸點共面度<15μm，以破解高密度Chiplet封裝技術難點。在晶圓級封裝方面，采用銅柱(銅/鎳/SnAg、銅/錫、銅/SnAg)，陣列和精細間距外圍設備，柱間距降至80μm，焊料凸點間距降至130μm。通富微電晶圓級封裝比傳統(tǒng)封裝工藝有更多的工藝優(yōu)化，與芯片尺寸有很大的一致性，包含再分布層(RDL)、晶圓凸點、晶圓級測試(CP或晶圓分類)、晶圓分割和載帶封裝，能夠支持先進封裝解決方案的一站式交鑰匙外包服務。

圖源：華天科技/CSPT2023

華天科技3D Matrix3D 晶圓級封裝平臺開發(fā)的系統(tǒng)集成封裝技術eSinc 集成Bumping, TBDB, RW和TSV技術，實現(xiàn)多芯片高密度高可靠性3D異質(zhì)異構集成。凸點間距也將推進至40μm ,該技術的目標應用主要是Al、loT、5G和處理器等眾多領域。目前華天南京布局為高端先進封裝，重點開發(fā) BGA、FC類封裝產(chǎn)品；華天江蘇主營業(yè)務為晶圓級先進封裝、2.5D / UHD FO、Bumping/Gold Bump、WLCSP等均具備量產(chǎn)能力。

匯成股份以前段金凸塊制造為核心業(yè)務，國內(nèi)最早具備金凸塊制造能力，以及最早導入12英寸晶圓金凸塊產(chǎn)線并實現(xiàn)量產(chǎn)的顯示驅(qū)動芯片封測企業(yè)之一。公司基于領先的凸塊制造（Bumping）及倒裝封裝技術（FC），公司凸塊制造工藝可實現(xiàn)金凸塊寬度與間距最小至6μm、單片12吋晶圓上制造900余萬金凸塊，主要應用于顯示驅(qū)動芯片領域。如今，公司再度募資12億擴充產(chǎn)能用于12吋先進制程新型顯示驅(qū)動芯片晶圓金凸塊制造與晶圓測試擴能項目。

同興達擁有金凸塊全流程封裝測試項目，10月份啟動量產(chǎn)儀式。該項目預計總投資30億元，一期項目投資9.8億元，達產(chǎn)后可實現(xiàn)每月2萬片全流程金凸塊的產(chǎn)能。同時引入新股東日月新并增資加快推進先進封測業(yè)務拓展。

頎中科技是聚焦凸塊制造與覆晶封裝等先進封裝技術的量產(chǎn)企業(yè)。頎中科技核心技術是“微細間距金凸塊高可靠性制造技術，所制造的金凸塊中心距、邊緣間距、凸塊半徑最細可達6μm，芯片內(nèi)高度公差最小控制在0.8μm以內(nèi)，單顆芯片上可制造出最多4475個細微金凸塊。其次，公司具備先進的COF封裝工藝，已經(jīng)開發(fā)出“125mm大版面覆晶封裝技術”，并具備業(yè)內(nèi)最先進的28nm制程顯示驅(qū)動芯片的封測量產(chǎn)能力。此外，公司還將凸塊技術應用于電源管理芯片、射頻前端芯片等非顯示類芯片封測領域。

藍箭電子逐步開始探究Bumping等項封裝技術。逐步拓寬覆蓋范圍，拓展和提升數(shù)字電路和傳感器等多個領域封測能力。公司量產(chǎn)的倒裝芯片最小節(jié)距為60um，最小凸點直徑為80um，單顆芯片凸點膠量為28個;凸點密度為20.46個/mm2,倒裝芯片厚度為180um，量產(chǎn)倒裝芯片可覆蓋28nm和110μm制程的晶圓。

圖源：中科智芯

中科智芯是專注于8/12寸晶圓凸點制備（WLCSP/Bumping/Gold Bump）、扇出型封裝及晶圓測試業(yè)務的專業(yè)封測代工廠。晶圓凸塊封裝（1P1M, Pillar on Pad w/ PI；2P2M, Pillar on RDL w/ PI）工藝能力上，12吋晶圓銅柱節(jié)距 ≥40um，重布線寬/線距≥5 μm/5 μm，錫-銀凸塊間節(jié)距 ≥150 μm。公司扇出型晶圓級封裝項目已投產(chǎn)。

甬矽電子通過實施 Bumping 項目掌握的 RDL 及凸點加工能力，為公司后續(xù)開展晶圓級封裝、扇出式封裝及 2.5D/3D 封裝奠定了工藝基礎。公司研發(fā)的Bumping先進封裝技術，微凸塊最小高度為20um，最小凸塊直徑20um，最小間距可達34um，單晶粒(3mm*3mm)上的凸塊數(shù)量達到了3000個以上。現(xiàn)階段公司 Bumping 項目已完成通線，實現(xiàn)初步量產(chǎn)。

盛合晶微以先進的12英寸凸塊和再布線加工起步、向國內(nèi)外客戶提供優(yōu)質(zhì)的中段硅片制造和測試服務。擁有中國大陸第一條12英寸先進節(jié)點中段Bumping加工生產(chǎn)線，微凸塊材Cu/Ni/Cu/SnAg，凸點間距40μm。擁有投資100.9億元的江陰盛合晶微三維多芯片集成封裝項目，項目建成后將形成月產(chǎn)8萬片金屬凸塊工藝產(chǎn)品及1.6萬片三維多芯片集成封裝產(chǎn)品加工的生產(chǎn)能力。C+輪融資首批簽約3.4億美元，助力二期三維多芯片集成封裝項目發(fā)展。

圖源：盛合晶微

華進半導體作為國家級封測/系統(tǒng)集成先導技術研發(fā)中心，擁有晶圓級凸點(Bumping)制造工藝能力?？蓪崿F(xiàn)銅柱間距最小85um，Sn-Ag凸點間距最小150um，材質(zhì)Sn-Ag 或Cu Pillar + Sn Cap?？蛇m應于硅基光電混合集成，

芯德半導體可提供一站式高端的中道和后道的封裝和測試服務，在Bumping和FC等先進封裝關鍵領域具有較為突出的工藝優(yōu)勢和技術先進性。其高密度重布線扇出結構（FOCT-R）使用再布線和凸塊技術，實現(xiàn)最小2μm的線寬，2um間距的布線。擁有年產(chǎn)先進凸塊工藝約350萬片半導體先進封測基地項目。

江蘇納沛斯是國內(nèi)領先的晶圓凸塊封裝測試高科技企業(yè)。主要提供8英寸Au bump (含COG/COF)、Solder bump/WLCSP、Copper Pillar Bump、RDL、12英寸Copper Pillar Bump等多元化晶圓凸塊(Bump)服務、及相關測試(CP/FT)和后段(Backend)一站式服務。

圖源：廈門云天

廈門云天半導體擁有全系列晶圓級系統(tǒng)封裝和精密制造能力。可以提供Bumping服務，采用Cu+SnAg或Cu+Ni+SnAg，數(shù)項關鍵指標向15μm邁進。特點是無需基板可直接SMT在PCB板上，晶圓級封裝實現(xiàn)CSP，尺寸小，超薄，高生產(chǎn)效率，高質(zhì)量管控。

除此，國內(nèi)從事Bumping工藝的還有太極半導體、沛頓科技、上海易卜半導體、上海紀元微科電子、寧波泰睿思微電子、青島新核芯、立芯精密、禾芯集成、晶旺半導體、佰維存儲、珠海天成先進、蘇州科陽半導體、蘇州晶方、中微高科、晶度半導體、寧波芯健半導體等，具體技術和項目進展請關注“未來半導體”后續(xù)文章。

圖源：太極半導體