芯耀
999
人工智能正在重構(gòu)芯片的產(chǎn)業(yè)邏輯。隨著AI模型復(fù)雜度呈指數(shù)級(jí)增長(zhǎng)，芯片架構(gòu)正在從通用計(jì)算向異構(gòu)計(jì)算加速演進(jìn)；與此同時(shí)，AI計(jì)算能耗的增加，也在推動(dòng)芯片在能效比方面的創(chuàng)新。AI芯片革新，既需要技術(shù)層面的不斷迭代，更需要設(shè)計(jì)方法論的變革，比如結(jié)合芯粒（Chiplet）、3D封裝等進(jìn)一步尋求物理極限的突破。
在此背景下，Arm重磅發(fā)布了主題為《芯片新思維：奠定人工智能時(shí)代的新根基》的行業(yè)報(bào)告。該報(bào)告集結(jié)了多位來自Arm及行業(yè)技術(shù)專家深度思考的成果，深入解析芯片技術(shù)如何在滿足AI算力需求的同時(shí)，有效應(yīng)對(duì)未來的發(fā)展挑戰(zhàn)，揭示了AI芯片未來在能效、安全性、異構(gòu)計(jì)算以及相應(yīng)軟件生態(tài)等關(guān)鍵方向的發(fā)展趨勢(shì)。
方向一：AI 計(jì)算的能效與可持續(xù)性
高能效的AI芯片正處在挑戰(zhàn)與機(jī)遇的交匯點(diǎn)。硬件創(chuàng)新加之與軟件的協(xié)同設(shè)計(jì)，正在為可持續(xù)、可擴(kuò)展的 AI 解決方案鋪平道路，未來的方向?qū)⒕劢褂趯?shí)現(xiàn)功耗、性能和經(jīng)濟(jì)效益的平衡。
報(bào)告指出，隨著數(shù)據(jù)科學(xué)家要求硬件能夠支持新的數(shù)據(jù)類型和模型架構(gòu)，AI定義芯片設(shè)計(jì)的趨勢(shì)已經(jīng)顯現(xiàn)，芯片設(shè)計(jì)正在不斷進(jìn)行調(diào)整，以滿足這些前沿需求。然而，一大挑戰(zhàn)在于，硬件從設(shè)計(jì)到流片往往需要數(shù)年時(shí)間，而在快速演進(jìn)的 AI 領(lǐng)域，新的模型正以穩(wěn)定的快節(jié)奏推向市場(chǎng)，例如ChatGPT 和 Llama 模型已完成多次更新迭代。
那么，究竟應(yīng)該如何更好地平衡算力和能效？Arm解決方案工程部執(zhí)行副總裁Kevork Kechichian認(rèn)為，首先要從最底層出發(fā)，從晶體管層開始，與晶圓代工廠緊密合作，確保晶體管在功耗和性能方面實(shí)現(xiàn)優(yōu)化，無論是動(dòng)態(tài)功耗還是漏電功耗；再來是架構(gòu)層面，對(duì) CPU 以及各類處理引擎的指令集進(jìn)行針對(duì)性優(yōu)化；然后向上進(jìn)入整個(gè)結(jié)構(gòu)中的更高層級(jí)，從系統(tǒng)級(jí)芯片 (SoC) 設(shè)計(jì)、封裝到數(shù)據(jù)中心等方面進(jìn)行優(yōu)化。在此過程中，關(guān)鍵要點(diǎn)在于對(duì)數(shù)據(jù)及其傳輸過程的保護(hù)，降低在內(nèi)存之間傳輸數(shù)據(jù)所消耗的電力；最后，在支撐大型數(shù)據(jù)中心運(yùn)行的軟件層，實(shí)現(xiàn)智能負(fù)載均衡，即針對(duì)AI的不同方面進(jìn)行處理上的優(yōu)化，并合理分配工作負(fù)載，盡可能減少不同節(jié)點(diǎn)之間的數(shù)據(jù)傳輸。
與此同時(shí)，底層架構(gòu)的創(chuàng)新，如新的指令集和功能的引入，能夠?yàn)?AI 帶來重大的創(chuàng)新機(jī)遇。例如，Arm 定期推出的新功能，如可伸縮矢量擴(kuò)展 (SVE2) 和可伸縮矩陣擴(kuò)展 (SME)，這些功能都集成于 Arm 架構(gòu)中，為生態(tài)系統(tǒng)增加了新的 AI 能力。值得注意的是，如今的硬件已經(jīng)具備訓(xùn)練 Transformer 模型的強(qiáng)大能力，而這類模型正是生成式 AI 的基礎(chǔ)。理想的情況是，AI 和芯片技術(shù)能夠?qū)崿F(xiàn)一種整體協(xié)同設(shè)計(jì)的方法，即硬件和算法同步開發(fā)，以實(shí)現(xiàn)最佳性能和效率。
方向二：AI時(shí)代的芯片保護(hù)
Arm在報(bào)告中指出，如今的安全防御已不再僅僅是防御傳統(tǒng)惡意軟件的問題，而是要為一個(gè)AI本身成為攻擊者的未來做好準(zhǔn)備。
當(dāng)前，AI芯片設(shè)計(jì)主要面臨以下三方面的挑戰(zhàn)與趨勢(shì)：
首先是AI計(jì)算的龐大規(guī)模使得錯(cuò)誤處理機(jī)制變得尤為關(guān)鍵。即使是微小的數(shù)據(jù)損壞，也可能引發(fā)連鎖故障，造成嚴(yán)重問題。正因如此，現(xiàn)代芯片設(shè)計(jì)在硬件層面引入了強(qiáng)大的錯(cuò)誤檢測(cè)與糾正機(jī)制，通過糾錯(cuò)碼 (ECC) 在內(nèi)存和通信子系統(tǒng)中持續(xù)不懈地運(yùn)行，確保 AI 計(jì)算全程中的數(shù)據(jù)完整性。
與此同時(shí)，隨著AI模型的規(guī)模和復(fù)雜性呈指數(shù)級(jí)增長(zhǎng)，對(duì)可擴(kuò)展計(jì)算架構(gòu)的需求變得尤為迫切。對(duì)此，行業(yè)正通過創(chuàng)新路徑構(gòu)建解決方案：將模塊化的芯粒設(shè)計(jì)以及專用的 AI 加速器越來越多地集成到SoC中，在確保系統(tǒng)可靠性的同時(shí)，實(shí)現(xiàn)了靈活的算力擴(kuò)展。
其次，邊緣計(jì)算也使得數(shù)據(jù)隱私與安全領(lǐng)域迎來一種全新的范式，它不僅僅是一場(chǎng)技術(shù)革新，還從根本上改變了業(yè)界對(duì)數(shù)據(jù)保護(hù)的思考方式。邊緣計(jì)算本地化的特性天然強(qiáng)化了隱私與安全性，縮小了潛在數(shù)據(jù)泄露的攻擊面。不過，邊緣側(cè)的數(shù)據(jù)保護(hù)需要成熟的硬件解決方案?，F(xiàn)代 SoC 集成了安全飛地和可信執(zhí)行環(huán)境(TEE)，在芯片內(nèi)部構(gòu)建了加固的數(shù)字保險(xiǎn)庫(kù)。這些隔離環(huán)境能夠有效保護(hù)敏感的 AI 計(jì)算，尤其是推理處理，使其免受未經(jīng)授權(quán)的訪問或篡改。此外還有特權(quán)訪問控制和安全內(nèi)存管理單元 (MMU)，以打造適用于邊緣計(jì)算多樣化生態(tài)系統(tǒng)的統(tǒng)一安全框架。
第三是定制芯片的安全標(biāo)準(zhǔn)。專用計(jì)算的興起催生了對(duì)定制芯片解決方案的空前需求，這種定制化在顯著提升性能優(yōu)化的同時(shí)，對(duì)安全性提出了更高要求。因此，穩(wěn)健的安全框架對(duì)于確保這些專用芯片依然符合嚴(yán)格的保護(hù)標(biāo)準(zhǔn)是必要條件。
PSA Certified 認(rèn)證項(xiàng)目正在引領(lǐng)這一標(biāo)準(zhǔn)化進(jìn)程，通過對(duì)安全啟動(dòng)、加密服務(wù)以及更新協(xié)議等方面制定全面的要求，PSA 認(rèn)證項(xiàng)目為芯片制造商提供了清晰的路線圖，使其能將安全機(jī)制深植于定制芯片解決方案的基礎(chǔ)架構(gòu)中。作為對(duì)該認(rèn)證項(xiàng)目的補(bǔ)充，物聯(lián)網(wǎng)平臺(tái)安全評(píng)估標(biāo)準(zhǔn) (SESIP) 為定制芯片的安全評(píng)估提供了結(jié)構(gòu)化的方法，確保定制芯片在整個(gè)運(yùn)行生命周期內(nèi)始終保持其完整性與安全性。
同時(shí)，監(jiān)管環(huán)境為定制芯片的安全性增添了另一項(xiàng)關(guān)鍵維度。例如，針對(duì)車輛網(wǎng)絡(luò)安全的 UNECE R155 標(biāo)準(zhǔn)和針對(duì)汽車系統(tǒng)的 ISO/SAE 21434 標(biāo)準(zhǔn)，都反映了業(yè)界日益認(rèn)識(shí)到定制芯片必須滿足嚴(yán)格的行業(yè)特定要求。
方向三：AI 時(shí)代芯片設(shè)計(jì)的深度重構(gòu)
隨著半導(dǎo)體縮放技術(shù)逐漸逼近物理極限，行業(yè)正處于一個(gè)轉(zhuǎn)折點(diǎn)，這一轉(zhuǎn)折點(diǎn)要求業(yè)界從根本上改變芯片的設(shè)計(jì)和制造方式，這將主要體現(xiàn)在：傳統(tǒng)縮放技術(shù)的終結(jié)、芯粒與先進(jìn)封裝技術(shù)的崛起、內(nèi)存挑戰(zhàn)、電力以及AI 對(duì)芯片設(shè)計(jì)的影響等等。
傳統(tǒng)縮放技術(shù)的終結(jié)
如今，所謂的“縮放”主要通過一些被稱為“縮放助推器”的結(jié)構(gòu)性創(chuàng)新來實(shí)現(xiàn)，即通過除簡(jiǎn)單縮小晶體管間距之外的其他方式來提升晶體管密度的架構(gòu)變革。這類創(chuàng)新包括連續(xù)有源區(qū)/氧化擴(kuò)散區(qū) (COD)、有源柵極上接觸 (COAG)、全環(huán)繞柵極 (GAA) 晶體管以及背面供電技術(shù)。
報(bào)告表明，半導(dǎo)體技術(shù)的下一輪重大突破可能來自互補(bǔ)場(chǎng)效應(yīng)晶體管 (CFET)，即單片 3D 集成技術(shù)，不過其商用化應(yīng)用的時(shí)間尚不明朗。而更具革新性的進(jìn)展，例如采用 MOS2 等新型溝槽材料，則可能需要更長(zhǎng)時(shí)間才能實(shí)現(xiàn)。
這一新的技術(shù)對(duì)片上存儲(chǔ)產(chǎn)生了影響。盡管邏輯電路仍可從各種縮放助推技術(shù)中受益，但在CFET 技術(shù)成熟之前，SRAM 將不會(huì)再有顯著的密度提升。這意味著，與邏輯電路相比，片上存儲(chǔ)的單位比特成本正在大幅攀升——這將成為計(jì)算架構(gòu)設(shè)計(jì)的一個(gè)關(guān)鍵考量因素。
芯粒與先進(jìn)封裝技術(shù)的崛起
將系統(tǒng)拆分為芯粒，并通過并排或 3D 堆疊方式進(jìn)行集成時(shí)，實(shí)現(xiàn)諸多優(yōu)勢(shì)的背后也伴隨著挑戰(zhàn)。當(dāng)組件分散在多個(gè)晶粒上時(shí)，電源供給會(huì)變得更加復(fù)雜。3D 堆疊雖然提高了功率密度，卻也帶來了供電與熱管理方面的挑戰(zhàn)。此外，芯粒之間的接口還引發(fā)了關(guān)于延遲控制、功耗管理以及能效優(yōu)化等新設(shè)計(jì)考量。
內(nèi)存挑戰(zhàn)
包括高帶寬存儲(chǔ)器 (HBM) 集成新方案等在內(nèi)的內(nèi)存架構(gòu)創(chuàng)新仍在持續(xù)演進(jìn)。HBM 堆棧底部的邏輯晶?？梢灾С指鼜?fù)雜的處理能力，由此催生的近存計(jì)算架構(gòu)能夠幫助減少數(shù)據(jù)在內(nèi)存與處理器之間傳輸所需的時(shí)間和功耗。這標(biāo)志著一個(gè)重大轉(zhuǎn)變——從將內(nèi)存視為通用組件，到將其認(rèn)定為計(jì)算架構(gòu)中不可或缺的組成部分。
電源管理挑戰(zhàn)
隨著芯片復(fù)雜度的提升和 AI 工作負(fù)載需求的激增，電源管理或已成為設(shè)計(jì)人員面臨的最嚴(yán)峻挑戰(zhàn)。多個(gè)領(lǐng)域正在加速創(chuàng)新，包括：更成熟的電源域管理；電壓調(diào)節(jié)與分配的新技術(shù)和新方法；增強(qiáng)的熱管理技術(shù)；基于工作負(fù)載特性的計(jì)算資源優(yōu)化。
AI對(duì)芯片設(shè)計(jì)的影響
AI 本身也正在成為芯片設(shè)計(jì)流程中不可或缺的一部分。機(jī)器學(xué)習(xí) (ML) 技術(shù)正被應(yīng)用于布局布線、能耗優(yōu)化等各個(gè)設(shè)計(jì)環(huán)節(jié)，由此形成了一個(gè)有意思的反饋回路——AI 正在協(xié)助設(shè)計(jì)用于運(yùn)行AI工作負(fù)載的芯片本身。
方向四：異構(gòu)計(jì)算推動(dòng) AI 革新
“我們正處于一種全新基礎(chǔ)模型范式的關(guān)鍵轉(zhuǎn)折點(diǎn)，這不僅會(huì)增加 AI 推理的復(fù)雜性，還將催生對(duì)更多對(duì)專用 CPU 架構(gòu)的需求”，Creative Strategies 首席執(zhí)行官兼首席分析師 Ben Bajarin指出。Arm 計(jì)算平臺(tái)的靈活性使以下三大層面的工作得以實(shí)現(xiàn)，這也是其在AI時(shí)代重要角色的體現(xiàn)：
- 異構(gòu)計(jì)算：基于Arm架構(gòu)的CPU正成為GPU和TPU等AI加速器的理想搭檔——既能高效管理數(shù)據(jù)流和通用計(jì)算任務(wù)，又能應(yīng)對(duì)工作流程中遇到的瓶頸。
- 推理效率：大型 AI 模型的訓(xùn)練通常依賴高性能 GPU，而 Arm 的高能效處理器則非常適合在端側(cè)和數(shù)據(jù)中心執(zhí)行推理任務(wù)。
- 可擴(kuò)展性：Arm 架構(gòu)支持CPU、GPU與專用加速器的無縫集成，這對(duì)于打造優(yōu)化的 AI 系統(tǒng)至關(guān)重要。
同時(shí)，處理器架構(gòu)已成為決定AI系統(tǒng)能效與性能的關(guān)鍵要素，要能夠快速適應(yīng)AI的需求。Arm定期發(fā)布新CPU架構(gòu)及支持功能的持續(xù)創(chuàng)新能力、定制化潛力，以及出色的能效優(yōu)勢(shì)，都使其成為這一領(lǐng)域的關(guān)鍵力量。
值得一提的是，Arm從移動(dòng)設(shè)備向數(shù)據(jù)中心核心領(lǐng)域的邁進(jìn)，即將抵達(dá)一個(gè)關(guān)鍵里程碑。包括AWS、微軟、Google 和 NVIDIA 等行業(yè)巨頭正在廣泛支持Arm架構(gòu)，它們將助力 Arm未來幾年在數(shù)據(jù)中心占據(jù)顯著份額。
方向五：軟硬件的協(xié)同發(fā)展
Arm認(rèn)為，AI 發(fā)展的未來在于軟件與硬件的協(xié)同發(fā)展。這一趨勢(shì)可以從以下幾方面來看：
首先是互操作性的重要性。AI框架間的互操作性是開發(fā)者關(guān)注的一個(gè)核心議題，尤其是專為邊緣AI推理設(shè)計(jì)的終端設(shè)備，往往需要在多種硬件平臺(tái)上運(yùn)行。因此，開發(fā)者常常傾向于采用 CPU 作為后端，因?yàn)?CPU 的普及性有助于確保更廣泛的兼容性。
其次是新數(shù)據(jù)類型的出現(xiàn)，AI催生了數(shù)據(jù)類型從整數(shù)表示向浮點(diǎn)數(shù)表示的遷移，近年來更是發(fā)展到更小位寬的浮點(diǎn)格式。要跟上這種變化趨勢(shì)，硬件必須不斷做出調(diào)整，這也凸顯了軟件兼容性與支持能力的重要性。
此外還包括AI的關(guān)鍵開發(fā)者工具。開發(fā)者會(huì)優(yōu)先選擇能夠深度洞察系統(tǒng)行為的工具，尤其是那些專注于性能分析和調(diào)試的工具。識(shí)別性能瓶頸并優(yōu)化模型，是實(shí)現(xiàn)高效 AI 部署的關(guān)鍵步驟。
方向六：先進(jìn)封裝和芯粒技術(shù)標(biāo)準(zhǔn)化至關(guān)重要
為應(yīng)對(duì)AI持續(xù)演進(jìn)所帶來的空前計(jì)算需求，產(chǎn)業(yè)正積極采用定制芯片、計(jì)算子系統(tǒng) (CSS) 和芯粒等創(chuàng)新技術(shù)與方法，而這些技術(shù)與方法將定義未來十年的技術(shù)創(chuàng)新方向。它們是否是未來AI計(jì)算的主流路徑，又將如何形成良好的協(xié)同效應(yīng)？
Arm解決方案工程部執(zhí)行副總裁Kevork Kechichian表示，對(duì)海量AI計(jì)算的需求正在推動(dòng)多種技術(shù)加速融合。從芯粒技術(shù)角度來看，鑒于先進(jìn)工藝節(jié)點(diǎn)所能產(chǎn)出的實(shí)際可用晶粒 (die) 數(shù)量有限，行業(yè)正轉(zhuǎn)向采用尺寸更便于管控的芯粒技術(shù)。同時(shí)，將芯片中的不同功能模塊進(jìn)行隔離設(shè)計(jì)，也大大提升了整體的成本效益。
“當(dāng)我們將一個(gè)復(fù)雜的 SoC 拆分為不同模塊時(shí)，我們可以從純粹的計(jì)算子系統(tǒng)角度出發(fā)，也可以從內(nèi)存子系統(tǒng)及其相關(guān)的內(nèi)存和I/O接口出發(fā)進(jìn)行劃分。這些子系統(tǒng)和模塊都可以獨(dú)立設(shè)計(jì)，并在封裝層級(jí)實(shí)現(xiàn)集成”，Kevork Kechichian指出。
此外，一些先進(jìn)的封裝范式實(shí)際上正在提升這些芯粒的性能與能效。以3D封裝為例，當(dāng)不同的晶粒垂直堆疊在一起，無論是計(jì)算晶粒、基底晶粒還是內(nèi)存晶粒，從處理單元到內(nèi)存的接口距離都會(huì)變得非常短，這不僅顯著減少了數(shù)據(jù)的傳輸路徑，還降低了功耗，并提高了整體性能。
他強(qiáng)調(diào)，最為關(guān)鍵的是，先進(jìn)封裝與芯粒技術(shù)的真正價(jià)值在于實(shí)現(xiàn)真正的標(biāo)準(zhǔn)化。通過標(biāo)準(zhǔn)化，企業(yè)可以根據(jù)不同的性能需求，快速地組合和配置這些芯粒，從而打造出具有不同性能定位的芯片。這不僅大大縮短了產(chǎn)品上市周期，也能確保在快速迭代的市場(chǎng)競(jìng)爭(zhēng)中占據(jù)先機(jī)。
寫在最后
芯片正站在創(chuàng)新與AI的交匯點(diǎn)，相較于一直指引和貫穿半導(dǎo)體行業(yè)發(fā)展的摩爾定律和半導(dǎo)體縮放技術(shù)等，定制芯片、CSS 以及芯粒等創(chuàng)新方案正在大放異彩。與此同時(shí)，AI 芯片也面臨著算力與能效、專用與通用、安全與靈活等多重挑戰(zhàn)。
Arm的這份行業(yè)報(bào)告正當(dāng)其時(shí)，揭示了行業(yè)未來的關(guān)鍵趨勢(shì)：不論是面向特定AI工作負(fù)載打造專用架構(gòu)，還是直面能效問題，或是應(yīng)對(duì)新興AI 驅(qū)動(dòng)型威脅的安全技術(shù)發(fā)展，以及持續(xù)釋放軟件生態(tài)系統(tǒng)在芯片開發(fā)中的潛能。
Kevork認(rèn)為，行業(yè)若想取得成功，既要直面復(fù)雜性，又要找到高效管理復(fù)雜性的方法——這將依賴于全新的工具、方法論，以及生態(tài)系統(tǒng)內(nèi)前所未有的協(xié)作。
而打造一個(gè)可持續(xù)且面向未來的生態(tài)系統(tǒng)的關(guān)鍵在于，必須充分激發(fā)并整合各方在不同領(lǐng)域的核心專長(zhǎng)。當(dāng)前，各類產(chǎn)業(yè)聯(lián)盟正在蓬勃發(fā)展，成為推動(dòng)行業(yè)創(chuàng)新發(fā)展的重要力量。商業(yè)上的收益會(huì)是參與各方的驅(qū)動(dòng)力，例如，晶圓代工廠關(guān)注晶圓銷售帶來的收入增長(zhǎng)，各類IP提供商則聚焦于權(quán)利金的增長(zhǎng)，這一清晰的商業(yè)邏輯貫穿于整個(gè)產(chǎn)業(yè)鏈，一直延展到服務(wù)提供商，再到仿真平臺(tái)領(lǐng)域。而在此生態(tài)系統(tǒng)中，軟件的復(fù)用會(huì)讓參與的各方都能從中獲益，共同推動(dòng)生態(tài)系統(tǒng)的繁榮與發(fā)展。
