“時間+成本”雙贏，AI如何改寫半導體生產測試？

“時間就是金錢”這句話在半導體器件的生產測試中尤為貼切。

因為只有晶圓或芯片測試完畢后，其他部件才能開始測試。測試速度越慢，就越需要更多的自動化測試設備（ATE）來滿足生產測試吞吐量要求。最近幾代的先進工藝節(jié)點器件有更多的測試引腳數、更快的測試通道和更大測試向量存儲容量導致ATE硬件的價格大幅上漲。

此外，由于芯片功能的不斷增加，需要測試的邏輯增加，因此需要更多的測試向量和測試儀內存，成本也隨之增加。更多的測試向量還需要更長的測試運行時間，為了保持吞吐量，就需要增加測試儀數量。

所以說，如果測試速度不夠快，芯片生廠商的成本會越來越高。

自動測試向量生成（ATPG）廣泛用于生成在生產測試儀上運行的程序?，F代芯片的復雜性也給測試過程帶來了壓力，通常需要較長的運行時間，這可能會導致生產測試推遲。

特別是對于需要測試數百萬芯片的大批量產品而言，每節(jié)省一秒鐘的測試時間都會帶來巨大的收益。然而，在減少測試向量的同時，必須保證盡可能高的測試覆蓋率或向客戶交付的產品質量。因此，有效的高效ATPG解決方案對生成的測試程序乃至生成過程都有很高的要求。

傳統(tǒng)的向量生成流程是一個迭代的手動循環(huán)，開發(fā)者首先要設置典型的ATPG工具參數，如提供故障模型、定義設計約束、指定所生成測試的ATPG指標目標等。然后，開發(fā)者對達到目標結果質量（QoR）所需的工具設置做出盡可能準確的估計，并運行測試向量生成。

第一次嘗試很可能無法達到ATPG目標，通常需要大量的專業(yè)知識和多次嘗試，而且開發(fā)者需要對工具設置進行反復微調，才能收斂到可接受的結果。之所以會出現這種情況主要是由于多個ATPG工具參數之間的相互依賴關系及其對ATPG QoR的影響，使得手動管理變得非常復雜。即便是測試專家，也需要更長的時間才能獲得理想結果。

即使使用這樣的流程達到了預期的結果，也無法保證設計之間的可重復性，因此周轉時間和測試向量簽核時間表擁有一定的不可預測性。這可能意味著，當芯片從晶圓廠運回進行測試時，測試向量可能還沒有準備就緒，從而使ATPG在關鍵路徑上和設計進度上面臨風險。

引入人工智能（AI）是滿足現代測試向量生成流程要求的一種創(chuàng)新方法?；谌斯ぶ悄艿腁TPG解決方案可以通過并行運行的方式，不斷學習設計特性、ATPG引擎行為、用戶約束/目標以及可用的設置。在優(yōu)化設置時，通過對結果進行相關性分析，了解哪些有效、哪些無效，這正是人工智能擅長的工作。在這個工具內部，無需任何手動迭代或設置操作，即可收斂至測試覆蓋率目標，從而實現一次就正確的結果。

以下是我們建議的流程：使用標準ATPG進行初始運行，以獲得干凈的設計DRC，然后使用分布式ATPG運行，通過網表下降和/或ATPG更改來分析、優(yōu)化和驗證目標測試覆蓋率，運行時間非常短。在達到所需的測試覆蓋率后，可以利用人工智能盡量減少芯片進入生產測試前所需的測試向量。這一流程可以在保證設計進度的同時，得到低成本高質量的測試向量，并實現快速周轉。

新思科技TSO.ai（測試空間優(yōu)化）是一種人工智能驅動型ATPG解決方案，可學習和調整設置，持續(xù)生成盡可能少的測試向量，同時消除不必要的迭代，加快任何設計的結果生成時間。在一些情況下，當測試儀內存有限時，它還能在固定測試向量數量下實現更高的測試覆蓋率。該技術可用于最大限度地減少最終流片網表或已投入生產的設計所需的測試向量，以快速節(jié)省測試成本，同時也可在整個設計過程中通過網表下降進行學習，以縮短最終向量減少過程的周轉時間。

事實表明，這種方法可在所有應用領域實現一致的測試成本降低，通常情況下向量數量會減少20%至25%，在某些情況下甚至超過50%。這加快了生產測試的速度，節(jié)省了時間和成本，同時減少了特定產量所需的測試儀數量。