芯耀
717
濾波電路的形式
濾波電路在EMC設(shè)計(jì)中主要用于衰減高頻噪聲，因此通常設(shè)計(jì)為低通濾波器。根據(jù)應(yīng)用場(chǎng)景的不同，可以選擇多種濾波器結(jié)構(gòu)。
電感濾波器適合高頻時(shí)源阻抗和負(fù)載阻抗較小的情況。
電感濾波器（為昕原理圖工具 Jupiter 繪制）
電容濾波器則適用于高頻時(shí)源阻抗和負(fù)載阻抗較大的場(chǎng)合。
電容濾波器（為昕原理圖工具 Jupiter 繪制）
L形濾波器有兩種變體，一種適合源阻抗小而負(fù)載阻抗大的場(chǎng)景，另一種則適用于源阻抗大而負(fù)載阻抗小的情況。
L形濾波器（為昕原理圖工具 Jupiter 繪制）
Π型濾波器，當(dāng)高頻時(shí)源阻抗與負(fù)載阻抗均較大時(shí)，Π型濾波器是理想選擇；
Π型濾波器（為昕原理圖工具 Jupiter 繪制）
T型濾波器，而當(dāng)源阻抗與負(fù)載阻抗都較小時(shí)，T型濾波器更為適合。
T型濾波器（為昕原理圖工具 Jupiter 繪制）
此外，電源EMI濾波器也是一種常見(jiàn)應(yīng)用，專門(mén)用于抑制電源系統(tǒng)中的電磁干擾。
電源EMI濾波器（為昕原理圖工具 Jupiter 繪制）
濾波電路的布局與布線
在設(shè)計(jì)濾波電路的布局與布線時(shí),需要嚴(yán)格遵循幾項(xiàng)重要原則。
首先，濾波電路必須使用低阻抗地，并確保不同功能電路之間不存在共地阻抗，以避免干擾。
其次，濾波電路的輸入和輸出線路應(yīng)保持分離,不能交叉走線。
應(yīng)盡量縮短信號(hào)路徑并保持簡(jiǎn)潔，同時(shí)盡可能減小濾波電容的等效串聯(lián)電感(ESL)和等效串聯(lián)電阻(ESR)。
最后，接口濾波電路應(yīng)放置在盡可能靠近接插件的位置，以提高濾波效果。
電容在PCB的EMC設(shè)計(jì)中的應(yīng)用
濾波電容的種類
電容是PCB的EMC設(shè)計(jì)中最廣泛使用的元件之一，根據(jù)功能可分為三類：
1，去耦電容用于打破系統(tǒng)或電路端口間的耦合；
2，旁路電容為瞬態(tài)能量提供到地的低阻抗通路；
3，儲(chǔ)能電容則確保負(fù)載快速變化時(shí)電壓穩(wěn)定。
實(shí)際使用的電容并非理想元件，而是具有等效串聯(lián)電感和電阻的復(fù)合結(jié)構(gòu)。這導(dǎo)致濾波電容不是理想的低通濾波器，而是表現(xiàn)為以自諧振點(diǎn)為中心的帶通濾波特性。
電容自諧振問(wèn)題
實(shí)際使用的電容并非理想元件，而是具有等效串聯(lián)電感和電阻的復(fù)合結(jié)構(gòu)。這導(dǎo)致濾波電容不是理想的低通濾波器，而是表現(xiàn)為以自諧振點(diǎn)為中心的帶通濾波特性。
理想電容器與實(shí)際電容器的等效電路示意圖（為昕原理圖工具 Jupiter 繪制）
當(dāng)多個(gè)電容并聯(lián)使用時(shí)，由于ESL和ESR的存在，會(huì)產(chǎn)生反諧振問(wèn)題，在某些頻段可能導(dǎo)致阻抗增加而非減小。這一現(xiàn)象與電容的ESR值成反比，隨著ESR減小，反諧振點(diǎn)的阻抗會(huì)增大。因此，在設(shè)計(jì)中應(yīng)選擇電容值在較大范圍內(nèi)均勻分布且ESR適中的電容組合，而非使用少量ESR極小的電容。此外，電容的封裝和結(jié)構(gòu)也會(huì)影響其ESL值，進(jìn)而影響諧振特性，應(yīng)盡量選擇ESL較小的電容。
單個(gè)電容的實(shí)際幅頻特性
圖A給出了電容并聯(lián)的等效原理圖，圖B給出了它們的真實(shí)的幅度-頻率特性。
圖A并聯(lián)電容的等效原理圖（為昕原理圖工具 Jupiter 繪制）
圖B并聯(lián)電容的真實(shí)幅頻特性
去耦電容與旁路電容的設(shè)計(jì)建議
對(duì)于去耦和旁路電容，建議根據(jù)產(chǎn)品資料中的自諧振特性選擇適合設(shè)計(jì)需求的電容，并在需要的頻率范圍內(nèi)添加足夠多的電容。每個(gè)IC電源管腳附近至少應(yīng)放置一個(gè)去耦電容，并盡可能將旁路電容與IC放在同一PCB平面上。對(duì)于多時(shí)鐘系統(tǒng)，可考慮分割電源平面并為每部分使用合適容值的電容。當(dāng)系統(tǒng)時(shí)鐘頻率變化范圍較寬時(shí)，可并聯(lián)容值比接近2:1的兩個(gè)電容，以提供更寬的低阻抗區(qū)間。
布局舉例
多始終系統(tǒng)的去耦電容的設(shè)計(jì)
儲(chǔ)能電容的設(shè)計(jì)
儲(chǔ)能電容則用于保證負(fù)載快速變化時(shí)供電電壓的穩(wěn)定性，可分為板極儲(chǔ)能電容和器件級(jí)儲(chǔ)能電容。板極儲(chǔ)能電容在單板上均勻分布，確保整體供電穩(wěn)定；器件級(jí)儲(chǔ)能電容則放置在高頻、高功耗器件周圍，保證局部供電穩(wěn)定。通常選用表貼封裝的鉭電容，根據(jù)需要選擇不同容值，并在同一供電電壓的芯片群落內(nèi)均勻分布。
