PMOS NBTI效應(yīng)，從失效原理到主流工藝改善！

NBTI背景：

近年來，隨著半導(dǎo)體工業(yè)的不斷發(fā)展，集成電路設(shè)計及制造工藝取得了非常巨大的進(jìn)步，越來越多的先進(jìn)技術(shù)運用到集成電路制造工藝中，促進(jìn)了集成電路尺寸的微縮。隨著器件尺寸的不斷縮小，尤其是進(jìn)入先進(jìn)技術(shù)節(jié)點之后，器件可靠性問題日趨嚴(yán)重，對器件的進(jìn)一步微縮構(gòu)成的很大挑戰(zhàn)。其中PMOS負(fù)偏壓溫度不穩(wěn)定性（Negative bias temperature instability， NBTI）尤為突出，嚴(yán)重限制了PMOS器件壽命，已成為器件微縮時比較棘手的問題之一。

NBTI：Negative bias temperature instability 負(fù)偏置溫度不穩(wěn)定性

在 PMOS 器件中，NBTI 是一種在特定條件下會發(fā)生的現(xiàn)象。當(dāng) PMOS 的柵極施加負(fù)電壓，同時器件處于一定的溫度環(huán)境時，隨著時間推移，其閾值電壓會逐漸升高，導(dǎo)致器件的性能下降。簡單來說，就像是給 PMOS 這個 “小機器” 加上了一個不太正常的工作條件，時間長了它就 “不太對勁” 了，開始影響整個電路的正常運行，器件參數(shù)出現(xiàn)退化的一種現(xiàn)象。

從半導(dǎo)體物理器件知識角度來看，PMOS 工作時，在 n 型硅襯底上的兩個 p + 區(qū)（源極和漏極）之間形成導(dǎo)電溝道，靠空穴的流動來運送電流。而 NBTI 就是在柵極加負(fù)偏壓的情況下，對這個溝道的形成和載流子的傳輸產(chǎn)生了不利影響。

國內(nèi)外已對NBTI效應(yīng)開展了很多的研究，針對NBTI 缺陷形成機制及詳細(xì)過程，提出了多種模型，主要分兩大類：（1）界面態(tài)相關(guān)的模型，如被廣泛接受的反應(yīng)擴散（Reaction-Diffusion，RD）模型，認(rèn)為硅-二氧化硅（Si-SiO2 ）界面的Si-H鍵在應(yīng)力條件下被打破，生成的H（氫）物質(zhì)向氧化層中輸運。（2）空穴俘獲模型（hole-trapping model），包括導(dǎo)帶價帶載流子發(fā)生彈性遂穿等，認(rèn)為空穴通過遂穿進(jìn)入氧化層，被陷阱俘獲和釋放，使器件發(fā)生退化和恢復(fù)。本文中針對于RD模型進(jìn)行詳解，以及講述如何提高NBTI壽命公認(rèn)的方法。

NBTI 的原理

界面態(tài)的產(chǎn)生：當(dāng) PMOS 柵極加上負(fù)偏壓且處于一定溫度下，在二氧化硅（SiO?）和硅襯底的界面處，會發(fā)生一系列復(fù)雜的物理反應(yīng)。R-D Model(Reaction-Diffuse)：柵極的負(fù)電場會吸引硅襯底中的電子向界面移動，這些電子與界面處原本的化學(xué)鍵相互作用，導(dǎo)致部分 Si-H 鍵斷裂。氫原子（H）從鍵中脫離出來，成為可移動的氫質(zhì)子（H?）。而鍵斷裂后留下的位置就形成了界面態(tài)。這些界面態(tài)就像是在原本順暢的電子傳輸?shù)缆飞显O(shè)置了一些 “路障”，會影響電子的傳輸效率，進(jìn)而影響 PMOS 器件的性能。

電荷陷阱：脫離出來的氫質(zhì)子（H?）在電場作用下會向柵氧化層中擴散。在擴散過程中，它們可能會被氧化層中的一些缺陷或雜質(zhì)捕獲，形成電荷陷阱。這些電荷陷阱帶有正電荷，會吸引溝道中的電子，使得溝道中的載流子濃度發(fā)生變化，進(jìn)一步改變了器件的閾值電壓和電流特性?？梢园央姾上葳逑胂蟪梢粋€個 “小漩渦”，把原本正常流動的載流子給 “吸” 了進(jìn)去，打亂了正常的電流傳輸秩序。

NBTI 的危害

隨著 NBTI 效應(yīng)的持續(xù)，PMOS 器件的閾值電壓升高，這意味著要讓器件導(dǎo)通需要更大的柵極電壓。這不僅增加了電路的功耗，還會使器件的開關(guān)速度變慢。在集成電路中，眾多 PMOS 器件協(xié)同工作，一個器件的性能下降可能會影響整個電路的運行速度和穩(wěn)定性，嚴(yán)重時甚至可能導(dǎo)致電路出現(xiàn)錯誤的邏輯輸出，影響電子產(chǎn)品的正常功能。

改善 NBTI 的方式

材料優(yōu)化：

氧化層材料改進(jìn)：研發(fā)新的柵氧化層材料，提高其抗 NBTI 性能。例如，采用高 k 介質(zhì)材料（k 值代表材料的介電常數(shù)，高 k 介質(zhì)材料具有較高的介電常數(shù)）來替代傳統(tǒng)的二氧化硅。高 k 材料可以在相同電容下具有更厚的物理厚度，減少了電子隧穿的概率，從而降低了 NBTI 效應(yīng)的發(fā)生。同時，一些高 k 材料本身對氫質(zhì)子的捕獲能力較弱，能減少電荷陷阱的形成。

襯底材料優(yōu)化：對硅襯底進(jìn)行特殊處理或采用新的襯底材料。比如，使用應(yīng)變硅襯底，通過引入應(yīng)力來改變硅的能帶結(jié)構(gòu)，提高載流子的遷移率，降低 NBTI 對器件性能的影響。應(yīng)變硅襯底可以使硅原子的排列發(fā)生一定的改變，讓載流子在其中移動更加順暢，減少因 NBTI 導(dǎo)致的性能惡化。

工藝改進(jìn)：

退火工藝優(yōu)化：在制造過程中，通過優(yōu)化退火工藝來改善界面質(zhì)量。退火是一種熱處理過程，可以修復(fù)界面處的一些缺陷，減少 Si-H 鍵的斷裂。例如，采用快速熱退火（RTA）工藝，在短時間內(nèi)將器件加熱到較高溫度，然后迅速冷卻。這樣可以在不影響其他器件性能的前提下，有效減少界面態(tài)的產(chǎn)生，降低 NBTI 效應(yīng)。

離子注入工藝調(diào)整：因為氫作為一種在晶圓制造過程中最常見的元素之一，常用于鈍化Si/SiO2 界面的懸浮鍵，但Si-H鍵合力較弱，容易在NBTI應(yīng)力下斷裂。現(xiàn)在主流采用氟可取代氫形成Si-F鍵，且鍵合力更強，從而提高柵極氧化層對熱載流子注入的抵抗能力，改善其NBTI特性；但是過多的氟離子可以加速硼原子在柵極氧化層中的擴散并且使得PN 結(jié)的漏電流加大，因此也需要注意離子注入濃度。

研究表明，下圖BKM0.4：在PMOS源漏離子注入過程中增加F注入；BKM0.5：在PMOS源漏離子注入過程中增加F注入，同時將刻蝕阻擋層由壓應(yīng)力氮化硅更改為拉應(yīng)力氮化硅。在源漏結(jié)注入過程中增加F離子注入，以及引入拉應(yīng)力的氮化硅刻蝕阻擋層，可有效改善PMOS的NBTI壽命。

引用于期刊工藝與制造：PMOS負(fù)偏壓溫度不穩(wěn)定性的改善研究

電路設(shè)計優(yōu)化：

冗余設(shè)計：在電路設(shè)計中采用冗余設(shè)計的方法，增加一些備用的 PMOS 器件。當(dāng)部分器件由于 NBTI 效應(yīng)性能下降時，備用器件可以及時投入工作，保證電路的正常運行。這就好比為電路準(zhǔn)備了一些 “備胎”，在關(guān)鍵時候能頂上，維持整個系統(tǒng)的穩(wěn)定。

動態(tài)電壓調(diào)節(jié)：根據(jù)電路的實際工作負(fù)載情況，動態(tài)調(diào)節(jié) PMOS 器件的工作電壓。在負(fù)載較輕時，適當(dāng)降低電壓，減少 NBTI 效應(yīng)的發(fā)生；在負(fù)載較重需要高性能時，再提高電壓。這樣可以在保證電路功能的前提下，降低 NBTI 對器件的長期影響，延長器件的使用壽命。

歡迎大家交流，每日堅持分享芯片制造干貨，您的關(guān)注+點贊+在看?是我持續(xù)創(chuàng)作高質(zhì)量文章的動力，謝謝！