臺(tái)積電（TSMC）的各種制程技術(shù)解讀

臺(tái)灣積體電路制造股份有限公司是中國(guó)臺(tái)灣省政府、飛利浦公司和其他私人投資者的合資企業(yè)，于1987年2月21日在中國(guó)臺(tái)灣省注冊(cè)成立。臺(tái)積電是目前全球半導(dǎo)體行業(yè)最大的晶圓代工廠(chǎng)。臺(tái)積電根據(jù)客戶(hù)自己或第三方的專(zhuān)有集成電路設(shè)計(jì)，使用其制造工藝為其制造半導(dǎo)體。臺(tái)積電提供全面的晶圓制造工藝，包括制造CMOS邏輯、混合信號(hào)、射頻、嵌入式存儲(chǔ)器、BiCMOS混合信號(hào)和其他半導(dǎo)體的工藝。臺(tái)積電還提供設(shè)計(jì)、掩模制作、探測(cè)、測(cè)試和組裝服務(wù)。

公司地址：中國(guó)臺(tái)灣新竹科學(xué)園區(qū)力行六路8號(hào)。

一、TSMC 制程技術(shù)全景解析（按節(jié)點(diǎn)演進(jìn)）

1. 0.18μm ～ 0.13μm ～ 90nm

0.18μm (1998)：全球首個(gè)低功耗制程。極大促進(jìn)了移動(dòng)通信、便攜式電子設(shè)備的發(fā)展。

0.13μm (2002)：推出全球首個(gè)低k介質(zhì)與銅互連整合的SoC制程，打破性能與功耗瓶頸。

90nm (2004)：全球首次在量產(chǎn)中應(yīng)用193nm浸沒(méi)光刻（Immersion Lithography），晶體管密度和性能全面提升。

應(yīng)用：手機(jī)、筆記本、消費(fèi)電子、初代智能硬件。

臺(tái)積電的制程技術(shù)演進(jìn)示意圖如下：

2. 65nm ～ 55nm

65nm (2005)：第一個(gè)量產(chǎn)低功耗(LP)制程，同時(shí)推出GP、MS/RF等多種衍生制程。

55nm：65nm的簡(jiǎn)化優(yōu)化版，尺寸更小，功耗進(jìn)一步下降，適合IoT與車(chē)用市場(chǎng)。

特點(diǎn)：雙倍90nm單元密度，能效比顯著提升。
應(yīng)用：智能手機(jī)、IoT設(shè)備、車(chē)載芯片、智能穿戴。

3. 40nm

40nm (2008)：首次使用193nm沉浸式光刻+超低k材料，提升性能、降低功耗。

40LP / 40ULP：特別適配智能手機(jī)、數(shù)字電視、可穿戴設(shè)備、低功耗IoT產(chǎn)品。

特色：當(dāng)時(shí)業(yè)界最小的SRAM尺寸（0.242μm2）。
擴(kuò)展技術(shù)：RF、嵌入式閃存、BCD工藝。

4. 28nm ～ 22nm

28nm (2011)：TSMC推出最完整的28nm制程家族（包括28HPC/28HPC+/28ULP等）。

22ULP / 22ULL (2018)：在28nm基礎(chǔ)上進(jìn)一步降低功耗，針對(duì)低功耗應(yīng)用如可穿戴與IoT。

應(yīng)用：5G射頻、汽車(chē)?yán)走_(dá)、IoT SoC、電池供電型消費(fèi)品。

5. 20nm

20nm (2014)：全球首個(gè)采用雙重圖案化（Double Patterning）的量產(chǎn)制程。

特別強(qiáng)調(diào)晶體管與互連能效，適合高性能運(yùn)算與高密度集成芯片。

里程碑：TSMC最快量產(chǎn)爬坡節(jié)點(diǎn)。

6. 16/12nm FinFET

16nm FinFET (2015)：TSMC首次引入FinFET 3D晶體管架構(gòu)，大幅降低漏電流，提高效能。

12nm：16nm的性能增強(qiáng)版，提升密度和功耗比。

適用領(lǐng)域：高性能運(yùn)算(HPC)、高端手機(jī)應(yīng)用處理器(AP)。

7. 10nm

10nm (2017)：比16nm密度提升2.1倍，功耗降低40%。

應(yīng)用：高端移動(dòng)處理器。

8. 7nm (N7/N7+)

N7 (2018)：大規(guī)模量產(chǎn)節(jié)點(diǎn)，首次支持智能手機(jī)、HPC同步應(yīng)用。

N7+ (2019)：首個(gè)商用EUV（極紫外光）光刻工藝的量產(chǎn)節(jié)點(diǎn)。

應(yīng)用：5G芯片、服務(wù)器CPU、AI加速器。

9. 6nm (N6)

N6 (2020)：7nm的演進(jìn)版，兼容N7 IP，提升性能和密度。

適配范圍：智能手機(jī)、高性能計(jì)算、消費(fèi)電子。

10. 5nm (N5/N5P/N4/N4P/N4X/N5A)

N5 (2020)：第二代EUV節(jié)點(diǎn)，提供最佳功耗、性能和面積（PPA）表現(xiàn)。

N5P / N4 / N4P：逐步優(yōu)化版，持續(xù)提升頻率與降低功耗。

N4X：專(zhuān)為HPC量身定制的加強(qiáng)版。

N5A：面向汽車(chē)應(yīng)用優(yōu)化。

特點(diǎn)：適配旗艦手機(jī)、AI/HPC加速器、車(chē)規(guī)級(jí)芯片。

11. 3nm (N3/N3E/N3P/N3X/N3AE)

N3 (2022)：FinFET架構(gòu)最后一代的高端制程，進(jìn)一步強(qiáng)化PPA優(yōu)勢(shì)。

N3E / N3P：性能增強(qiáng)版。

N3X：針對(duì)超高性能計(jì)算（HPC）定制。

N3AE：面向車(chē)規(guī)級(jí)應(yīng)用。

說(shuō)明：更低功耗與更高密度，主要針對(duì)AI、服務(wù)器、車(chē)載。

12. 2nm (N2) —【即將量產(chǎn)：2025年】

N2：首次引入nanosheet（納米片）晶體管架構(gòu)，跨越傳統(tǒng)FinFET瓶頸。

特色：

超低電阻RDL重新布線(xiàn)層

超高性能MiM電容器

極致能效與晶體管密度

量產(chǎn)時(shí)間：預(yù)計(jì)2025年。

客戶(hù)進(jìn)展：主要客戶(hù)已完成2nm IP設(shè)計(jì)，開(kāi)始硅驗(yàn)證階段。

13. A16 (基于N2的延伸)

A16?：搭載Super Power Rail（SPR）背面供電架構(gòu)。

優(yōu)勢(shì)：

速度提升8%-10%

功耗降低15%-20%

芯片密度提升7%-10%

特別適用：HPC復(fù)雜信號(hào)/密集供電需求芯片。

小結(jié)

從90nm平面晶體管到16nm/7nm FinFET，再到2nm nanosheet，TSMC持續(xù)通過(guò)架構(gòu)革命，推動(dòng)摩爾定律演進(jìn)。

TSMC不僅做制程，還同步開(kāi)發(fā)配套的IP、封裝與測(cè)試技術(shù)，形成端到端的技術(shù)生態(tài)。

延伸閱讀：

中芯國(guó)際（SMIC）的制程技術(shù)介紹

芯片銷(xiāo)售從入門(mén)到實(shí)戰(zhàn)：大客戶(hù)銷(xiāo)售成功之道

通俗理解半導(dǎo)體行業(yè)基礎(chǔ)知識(shí)（入門(mén)或轉(zhuǎn)行必備）

二、臺(tái)積電特色制程（Specialty Technologies）解讀

TSMC除了在先進(jìn)工藝（N5、N3、N2節(jié)點(diǎn)）領(lǐng)先全球外，還擁有業(yè)內(nèi)最完整、最強(qiáng)大的特色制程（Specialty Technologies）組合，廣泛應(yīng)用于移動(dòng)設(shè)備、汽車(chē)電子、醫(yī)療、穿戴設(shè)備、物聯(lián)網(wǎng)（IoT）等領(lǐng)域。特色制程主要包括：

1. MEMS & Sensor SoC 技術(shù)

技術(shù)內(nèi)容：

2011年首創(chuàng)Sensor SoC工藝，把MEMS器件和CMOS邏輯集成在一塊芯片上，結(jié)合堆疊技術(shù)（wafer stacking）。

制程節(jié)點(diǎn)覆蓋從0.5μm到0.11μm。

支持G-sensor、陀螺儀、壓力傳感器、微流體、生物基因芯片等。

代表成就：

2018年推出全球首款單片CMOS-MEMS電容式氣壓計(jì)，靈敏度可探測(cè)5cm高度變化，封裝尺寸小于1mm2。

未來(lái)規(guī)劃：

開(kāi)發(fā)高靈敏薄膜麥克風(fēng)（Thin Microphone）。

推動(dòng)MEMS Si-pillar TSV（硅通孔）技術(shù)，用于更高集成度和更小封裝。

??工程師要點(diǎn)：MEMS制程打通了傳感器與邏輯電路的融合路徑，大幅減小體積、功耗，并提升系統(tǒng)性能，適合高端可穿戴、導(dǎo)航等場(chǎng)景。

2. CMOS Image Sensor（CIS）技術(shù)

技術(shù)內(nèi)容：

從0.5μm到12nm節(jié)點(diǎn)的完整影像傳感器制程平臺(tái)。

支持手機(jī)攝像頭、車(chē)載影像、機(jī)器視覺(jué)、醫(yī)療影像、安防監(jiān)控、玩具攝像頭等應(yīng)用。

前沿進(jìn)展：

全球快門(mén)（Global Shutter）CIS與增強(qiáng)近紅外（NIR）CIS，適配機(jī)器視覺(jué)和自動(dòng)駕駛。

2023年臺(tái)積電幫助客戶(hù)推出了動(dòng)態(tài)范圍（HDR）全球最高的CIS產(chǎn)品，特別強(qiáng)化了ADAS（高級(jí)輔助駕駛系統(tǒng)）和自動(dòng)駕駛應(yīng)用。

??工程師要點(diǎn)：臺(tái)積電在CIS領(lǐng)域不僅量產(chǎn)領(lǐng)先，還不斷創(chuàng)新NIR感知、HDR動(dòng)態(tài)范圍、速度與能效，機(jī)器視覺(jué)與車(chē)用影像需求是未來(lái)重點(diǎn)。

3. Embedded Non-Volatile Memory（eNVM，嵌入式非易失性存儲(chǔ)器）

技術(shù)內(nèi)容：

包括OTP（一次可編程）、MTP（多次可編程）、Flash、MRAM、RRAM。

eFlash平臺(tái)從0.5μm到40nm，支持消費(fèi)、工業(yè)、車(chē)規(guī)級(jí)應(yīng)用。

前沿進(jìn)展：

2018年量產(chǎn)40nm車(chē)規(guī)eFlash。

推進(jìn)28nm eFlash，滿(mǎn)足汽車(chē)電子和MCU需求。

開(kāi)發(fā)40nm嵌入式RRAM，以及22nm的嵌入式MRAM（通過(guò)JEDEC高溫壽命驗(yàn)證）。

??工程師要點(diǎn)：eNVM是IoT、MCU和汽車(chē)芯片的基礎(chǔ)，臺(tái)積電在低功耗、高可靠性方面深耕，RRAM和MRAM是下一代超低功耗存儲(chǔ)器方向。

4. RF / Mixed Signal（MS/RF）技術(shù)

技術(shù)內(nèi)容：

領(lǐng)先的混合信號(hào)/射頻（MS/RF）制程，覆蓋5G、Wi-Fi 7、IoT無(wú)線(xiàn)通信。

平臺(tái)包括12FFC+ RF（N12e為基礎(chǔ)）、N6RF/N6RF+、16FFC RF。

應(yīng)用方向：

支持毫米波（mmWave）頻段（28/39/47GHz）和汽車(chē)?yán)走_(dá)（77/79GHz）。

引入了NCS（非導(dǎo)電應(yīng)力）和老化模型，優(yōu)化汽車(chē)?yán)走_(dá)功率放大器設(shè)計(jì)。

??工程師要點(diǎn)：5G/毫米波無(wú)線(xiàn)通訊和智能汽車(chē)雷達(dá)模塊，MS/RF制程直接影響芯片的連接速度、能效與可靠性。

5. 高壓（HV）制程技術(shù)

技術(shù)內(nèi)容：

從0.5μm到28nm，覆蓋顯示驅(qū)動(dòng)、高壓模擬應(yīng)用。

28HV制程基于28HPC+平臺(tái)，支持0.9V低Vdd，集成128Mb SRAM。

應(yīng)用方向：

面板驅(qū)動(dòng)（OLED）、高端電視、智能手機(jī)顯示、AR/VR顯示（μO(píng)LEDoS）。

??工程師要點(diǎn)：HV制程是OLED顯示驅(qū)動(dòng)芯片（DDIC）發(fā)展的關(guān)鍵，尤其是AR/VR小型高PPI屏幕領(lǐng)域需求爆發(fā)。

6. BCD（Bipolar-CMOS-DMOS）功率管理技術(shù)

技術(shù)內(nèi)容：

節(jié)點(diǎn)覆蓋0.6μm到40nm，適用于功率管理IC（PMIC）。

40nm第二代BCD技術(shù)，兼容ULP工藝（支持5-28V高壓組件）。

發(fā)展方向：

正在開(kāi)發(fā)全球最先進(jìn)的22nm BCD平臺(tái)，目標(biāo)是降低功耗、縮小芯片面積，服務(wù)新能源汽車(chē)、服務(wù)器等高端市場(chǎng)。

??工程師要點(diǎn)：BCD技術(shù)提升電源芯片性能和集成度，是車(chē)規(guī)PMIC和移動(dòng)設(shè)備供電管理芯片的重要制程。

7. Ultra-Low Power（ULP）技術(shù)平臺(tái)

技術(shù)內(nèi)容：

節(jié)點(diǎn)包括40ULP、22ULL、N12e、N6e。

支持超低漏電（ULL）核心設(shè)備、低Vdd SRAM、超低能耗邏輯應(yīng)用。

應(yīng)用場(chǎng)景：

IoT、穿戴設(shè)備、智能家居、工業(yè)4.0、智慧城市、AI邊緣計(jì)算。

??工程師要點(diǎn)：ULP技術(shù)直接決定了IoT/AIoT設(shè)備的續(xù)航能力，是能源轉(zhuǎn)型、碳中和背景下芯片能效提升的核心。

總結(jié)圖表

讀者交流、商務(wù)合作請(qǐng)聯(lián)系老虎說(shuō)芯