軟件工程師的跨界：FPGA設(shè)計(jì)信手拈來(lái)

2009年，賽靈思CEO Moshe提出All Programmable Imperative （全可編程勢(shì)在必行）的行業(yè)趨勢(shì)。2014年賽靈思相繼發(fā)布了SDx系列產(chǎn)品的兩款產(chǎn)品，分別是SDNet和SDAccel。新年伊始，賽靈思再度發(fā)力，推出面向全可編程SoC和MPSoC的SDSoC開(kāi)發(fā)環(huán)境。賽靈思公司全球銷售與市場(chǎng)亞太區(qū)副總裁楊飛先生介紹，“SDSoC環(huán)境可提供大大簡(jiǎn)化的類似ASSP的編程體驗(yàn)，其中包括簡(jiǎn)便易用的Eclipse集成設(shè)計(jì)環(huán)境（IDE）以及用于異構(gòu)Zynq全可編程SoC和 MPSoC部署的綜合開(kāi)發(fā)平臺(tái)。SDSoC結(jié)合使用業(yè)界首款C/C++全系統(tǒng)優(yōu)化編譯器，可提供系統(tǒng)級(jí)特性描述、利用可編程邏輯實(shí)現(xiàn)軟件自動(dòng)加速、自動(dòng)系統(tǒng)連接生成，以及各種庫(kù)以加速編程工作?！?/p>

賽靈思公司全球銷售與市場(chǎng)亞太區(qū)副總裁楊飛

軟硬件工程師各司其職更高效
如今物聯(lián)網(wǎng)發(fā)展得風(fēng)風(fēng)火火，智能硬件作為其中的核心部件即將迎來(lái)井噴式發(fā)展。硬件人員更多面向硬件系統(tǒng)展開(kāi)設(shè)計(jì)，而智能系統(tǒng)更多是軟件人員來(lái)負(fù)責(zé)設(shè)計(jì)，其中系統(tǒng)算法尤為重要。傳統(tǒng)的設(shè)計(jì)方法是軟件工程師和硬件工程師聯(lián)手開(kāi)發(fā)，經(jīng)過(guò)反復(fù)溝通和銜接才能夠通過(guò)聯(lián)調(diào)測(cè)試，耗費(fèi)巨大的人力成本才能夠推出一款新產(chǎn)品。

SDSoC開(kāi)發(fā)環(huán)境的推出正是要解決軟件工程師和硬件工程師的溝通成本問(wèn)題，通過(guò)這個(gè)開(kāi)發(fā)環(huán)境，軟件工程師可以直接參與產(chǎn)品的設(shè)計(jì)，把軟件的創(chuàng)意通過(guò)這個(gè)工具很快地實(shí)現(xiàn)，變成一個(gè)真實(shí)的產(chǎn)品。楊飛指出，“五年前，賽靈思打造了Vivado設(shè)計(jì)套件，讓設(shè)計(jì)工程師可以通過(guò)Vivado把他的設(shè)計(jì)在硬件層面實(shí)現(xiàn)出來(lái)。這次我們還把設(shè)計(jì)的層次拉高，除了傳統(tǒng)的硬件工程師，軟件工程師和所有熟悉Eclipse環(huán)境的工程師也可以有效地把FPGA用起來(lái)?！?/p>

通過(guò)這樣的聯(lián)合，軟件工程師將更關(guān)注上層的系統(tǒng)設(shè)計(jì)和算法設(shè)計(jì)，而硬件工程師更關(guān)注硬件系統(tǒng)的優(yōu)化，兩者更高效地合作?！霸瓉?lái)需要一兩年才能做好的事情，現(xiàn)在一兩個(gè)月就可以做好?！睏铒w補(bǔ)充道。

硬件加速提升100倍
軟件工程或系統(tǒng)構(gòu)架師通過(guò)C、C++編好程序之后可以在SDSoC開(kāi)發(fā)環(huán)境下生成不同的函數(shù)，針對(duì)這個(gè)函數(shù)可以做出選擇：通過(guò)硬件加速或者用ARM處理器來(lái)做。有一部分可能用ARM代碼來(lái)實(shí)現(xiàn)，有一部分通過(guò)硬件加速來(lái)實(shí)現(xiàn)，ARM軟件部分與硬件加速部分的數(shù)據(jù)通道如何打通？SDSoC編輯器具有自動(dòng)連接的功能，令A(yù)RM和硬加速的部分自動(dòng)連接在一起。ARM的部分通過(guò)軟件工程師熟悉的設(shè)計(jì)流程，具有相應(yīng)的代碼。硬加速的部分通過(guò)邏輯實(shí)現(xiàn)HDLS，整個(gè)設(shè)計(jì)就可以完成。

“以上流程，因?yàn)橛辛擞布浖恼w化、全系統(tǒng)化優(yōu)化的過(guò)程，與純軟件的設(shè)計(jì)來(lái)比，整個(gè)性能可以提升一百倍以上。”楊飛強(qiáng)調(diào)，“賽靈思跟ADI公司合作開(kāi)發(fā)了一款Zynq SDR系統(tǒng)開(kāi)發(fā)套件，通過(guò)SDSoC的開(kāi)發(fā)環(huán)境，可以很快的把SDR平臺(tái)的開(kāi)發(fā)做出來(lái)。”

賽靈思亞太區(qū)Zynq業(yè)務(wù)拓展經(jīng)理羅霖

通過(guò)視頻的Demo演示發(fā)現(xiàn)，用FPGA加速擁有每秒60幀的處理速度，清晰流暢，而用ARM軟件實(shí)現(xiàn)每秒不足一幀，具有明顯的延遲。

SDx家族后續(xù)發(fā)力，應(yīng)用更廣
SDx家族已經(jīng)推出三款新品：SDNet主要是面向通訊系統(tǒng)，有特定應(yīng)用的場(chǎng)景，通過(guò)一些描述語(yǔ)言，用戶可以實(shí)現(xiàn)行為模型級(jí)的描述，把相關(guān)的系統(tǒng)迅速實(shí)現(xiàn)出來(lái)；SDAccel能夠解決數(shù)據(jù)中心的性能和功耗問(wèn)題，在數(shù)據(jù)中心里有很多應(yīng)用的場(chǎng)景要通過(guò)X86加上FPGA的加速處理能力來(lái)做一些加速算法，賽靈思將 SDAccel做到X86軟件，讓軟件工程師也能夠用高速的算法實(shí)現(xiàn)真實(shí)的產(chǎn)品應(yīng)用；SDSoC針對(duì)嵌入式控制，可以提供類似ASSP的C/C++編程體驗(yàn)，以提高應(yīng)用開(kāi)發(fā)、系統(tǒng)架構(gòu)定義和平臺(tái)創(chuàng)建的生產(chǎn)效率。SDSoc結(jié)合Zynq全可編程SoC和MPSoC，使嵌入式軟件開(kāi)發(fā)人員能夠加快智能系統(tǒng)開(kāi)發(fā)進(jìn)程。

筆者不僅暢想，SDSoC的下一個(gè)SDx系列新品是什么？楊飛表示，“接下來(lái)賽靈思還會(huì)推出基于SDx的開(kāi)發(fā)環(huán)境，只是會(huì)面向一些特定的市場(chǎng)，比如視頻或者監(jiān)控市場(chǎng)。這些產(chǎn)品會(huì)更加專注地讓某一特定市場(chǎng)更加方便，比如：OpenCV就是針對(duì)視頻的部分?！?/p>

與非網(wǎng)原創(chuàng)內(nèi)容，謝絕轉(zhuǎn)載！

針對(duì)SDNet的文章：賽靈思SDNet大刀破斧開(kāi)拓“軟”定義網(wǎng)絡(luò)領(lǐng)域

針對(duì)SDAccel的文章：軟件工程也能跨界玩轉(zhuǎn)FPGA
?