芯耀
79
?
本文是五篇文章系列中的第二篇，第一篇《還在被三階 / 四階 / 運算放大器濾波器 PLL 這些概念困擾？這篇文章幫你搞懂它》，本篇重點介紹合成器芯片外部的相位噪聲源，比如壓控振蕩器（VCO）中通過供電線路和各種環(huán)路濾波器形式引入的噪聲。
相位噪聲是通信系統(tǒng)中的干擾源，限制了通信系統(tǒng)的動態(tài)范圍。對于具有接近載波的調制項的系統(tǒng)，噪聲可能對“信道內”產生干擾，也可能對通常被稱為相鄰信道或備用信道的性能產生影響。
由于通信系統(tǒng)通常需要在較大的鏈路損耗條件下工作，有時損耗會超過 130 dB 甚至 150 dB,因此它們必須具有低本底噪聲，有時需要接近物理上可能的極限。電氣工程課程中的教授很少講述針對這種特殊噪聲的控制和設計，即便是在研究生階段也很少涉及。近年來，合成器的設計技術發(fā)生了巨大的變化，噪聲控制方案越來越多地基于對壓控振蕩器噪聲的環(huán)路帶寬抑制，使得片上壓控振蕩器即使噪聲很大，也能提供出色的性能。這種噪聲抑制對于使用最新的高頻、低噪聲晶體參考振蕩器的現(xiàn)代 sigma-delta 合成器 IC 實現(xiàn)的高環(huán)路帶寬尤為重要。
本文是我們的低噪聲合成器設計系列文章中的第二篇。第一篇文章介紹了合成器功能和穩(wěn)定性的基本設計思路，本文和即將發(fā)布的第三篇將擴展基本設計方案，專門用于實現(xiàn)最小相位噪聲。本文側重于對合成器 IC 之外的噪聲源的分析，比如壓控振蕩器和各種環(huán)路濾波器形式引入的噪聲。
第三篇文章介紹整形及組合所有信號源的合成器 IC 噪聲和環(huán)路功能，揭示具有片上 VCO 的現(xiàn)代合成器 IC 如何提供具有競爭力、有時甚至會超過具有低噪聲 VCO 的合成器的性能。第四篇文章將介紹低噪聲合成器設計人員可用的器件和 CAD 工具，包括最新的可實現(xiàn)最低噪聲設計的合成器 IC、晶體基準、運算放大器和 VCO。 最后一篇文章將以低噪聲合成器示例的形式將這些材料結合在一起。
相位噪聲的頻域定義
我們可以將相位噪聲視為頻率域內頻率源（例如 VCO）載波周圍的頻譜密度噪聲。相位噪聲的主要表現(xiàn)形式為壓縮振蕩器中的相位變化，它包括振蕩器本身的噪聲和對振蕩器進行控制和供電的部件的噪聲。相位噪聲通常以 dBc/Hz 為單位，它通常被劃分為若干具有確定斜率的分段（如圖 1 所示）。
圖 1：圖中，自由運行的 VCO 的相位噪聲和鎖相運行的 VCO 進行比較，顯示了環(huán)路帶寬內的噪聲抑制能力。在本文中，相位噪聲的 dB 值被表示為 LdB(f) = 10log(L(f))。
在圖 1 中，橫軸為對數軸，在低于 fc 的頻率范圍內，相位噪聲斜率為 -30dB/dec，它的主要噪聲成分為閃爍噪聲，這主要是由放大器中圍繞載波混頻的基帶閃爍噪聲引起的。中間的 -20dB/dec 斜線段，主要反映了振蕩器環(huán)路中的 Q 值。-10dB/dec 斜線段通常只在 Q 值非常高的振蕩器中出現(xiàn)。后面的斜率為 0 的直線主要反映了由有源設備的增益和噪聲系數引起的熱噪聲。
在鎖相狀態(tài)下，環(huán)路帶寬以上的相位噪聲會向自由運行噪聲收斂。在環(huán)路帶寬以下，噪聲被反饋抑制，這種反饋機制努力將相位噪聲保持為與參考源的倍增相位噪聲相等，因為它的時鐘參考是 Q 值非常高的晶體振蕩器，所以這時的相位噪聲通常會低于自由運行時的噪聲。
?
VCO 中的感應噪聲
基本感應噪聲：VCO 的輸入電壓上的噪聲會根據以下公式在載波頻譜分量上感應出一個邊帶噪聲：
我們將這個重要的關系式稱為“VCO 噪聲調制函數”。該方程由小信號 FM 理論推導二來，大多數入門級的通信理論教科書都給出了它的一種形式。這個式子中的 kHz 和第一部分中 VCO 的 Hz/V 轉換系數相同。在推導中，Vn 的取值為正弦項的均方根值。 然而，如果 Vn 是頻譜噪聲密度，那么，這里的邊帶與載波的比值就直接轉變?yōu)橄辔辉肼暶芏?。由于該表達式是使用電壓比導出的，因此使用 20log 將其轉換為 dBc 的相位噪聲。
在合成器設計中，這個表達式至關重要，因為環(huán)路和環(huán)路濾波器會在 VCO 的輸入處產生噪聲，并將其轉換為相位噪聲輸出。 當然，這種感應相位噪聲需要低于 VCO 的自由運行噪聲，自由運行噪聲可以由 Leeson 方程近似得出（見下文）。
這個噪聲調制函數還可以用于找出由于電源噪聲引起的相位噪聲項。壓控振蕩器的頻率是供電電壓的重要函數，調節(jié)增益 KpHz 通常比 KHz 小一個數量級。電源噪聲可以按照以下方式被調制為相位噪聲：
我們看到，對于輸入和電源噪聲，頻率平坦噪聲頻譜密度將導致相位噪聲隨著頻率增加以 20 dB / dec 的斜率下降。在這個頻率范圍內，調節(jié)環(huán)節(jié)和供電節(jié)點上的噪聲密度可以被設定為一個常數，以使得在這個 20 dB / dec 曲線上最重要的頻率分量下，感應噪聲低于 VCO 自由運行時的相位噪聲。VCO 輸入噪聲 Vn1 將包括 PLL 環(huán)路濾波器噪聲。
對于開關穩(wěn)壓器，需要進行噪聲抑制，將電源噪聲 Vnp 降至可忽略不計的程度，抑制程度可以超過 100dB。實現(xiàn)這么高強度的噪聲抑制，通常需要至少一個有源線性調節(jié)器環(huán)節(jié)加上一個無源濾波器，可能還需要兩個有源濾波器環(huán)節(jié)。低噪聲合成器中的電源噪聲通常是一個可以被忽視的因素。
環(huán)路帶寬和 VCO 的調節(jié)增益 KHz 對相位噪聲的影響
感應噪聲是一種客觀的物理存在，因此我們必須注意 VCO 輸入和電源上的噪聲，并尋找這些噪聲引起的效應，這些效應通常是環(huán)路帶寬和 VCO 增益等設計選擇的函數。在環(huán)路帶寬頻率范圍內，這種噪聲會受到 PLL 閉環(huán)動作的抑制（見第 3 部分）。然而，當頻率高過環(huán)路帶寬，并且增加十倍以上之后（在更高的濾波器極點生效之前），會有引起額外的 VCO 噪聲的噪聲源。如果這個噪聲接近或高于 VCO 自由運行噪聲，那么只有當第一個極點生效后，并且具有足夠長的頻率裙邊來濾除這樣的噪聲時，這個噪聲才可以忽略不計，閉環(huán)噪聲將與 VCO 自由運行噪聲相匹配。
我們知道，驅動 VCO 輸入的最小噪聲將由零電阻器 R2 的熱噪聲給出。在本系列文章的第一篇，我們對 R2 進行了近似：
對于電阻器的熱噪聲電壓，我們有標準公式（參考文獻 3，第 8-10 頁）：
在上文中，k 是玻爾茲曼常數（1.38E-23），T 是絕對溫度（室溫時，T 為 290）。將這兩個方程與誘導噪聲關系式 1 相結合，我們發(fā)現(xiàn)環(huán)路帶寬 fL 處的最小感應相位噪聲為：
在鎖定環(huán)路中，環(huán)路帶寬噪聲是一個關鍵的品質因數，而對于低噪聲 VCO，R2 的感應噪聲通常是噪聲的重要組成部分。這種感應噪聲代表了最小可能的噪聲，即使沒有其他 PLL 噪聲源而且 VCO 本身也沒有噪聲，這種環(huán)路帶寬噪聲仍然存在，這是鎖定 VCO 必須付出的代價。
而且，這個方程式表明，對于任何給定的環(huán)路帶寬頻率 fL，在這個關鍵的環(huán)路帶寬頻率處，這個重要的噪聲分量與 KHz 成比例。它解釋了為什么具有較低 KHz 增益值、較高供電電壓的 VCO 在理論上能夠降低噪聲，而且盡管集成電路的性能不斷在進步，這種方案仍然是某些應用中的最佳解決方案。
?
Leeson 的 VCO 噪聲方程及其延伸
擴展的 Leeson 方程
下面給出了 VCO 相位噪聲的詳細表達式，它是由 Leeson（參考文獻 2 和 5）首先給出并由許多作者進一步完善的著名方程。這個表達式采用的是線性進制，需要將其轉換成 dB 的形式，所以使用 10log 進行轉換。這個等式給出的最終結果和實際值不會超過兩個 dB。對于線性進制分量，我們使用變量“L（f）”表示偏移“f”處的值，對于分貝形式分量，我們使用變量“LdB（f）”表示。在這個表達式中，f 是偏移頻率，fo 是載波頻率，fc 是閃爍噪聲轉角處的頻率，k 是玻爾茲曼常數，Q 是加載諧振器的 Q 值，G 是壓縮環(huán)路增益（VCO 環(huán)路損耗的倒數由 1-QL/ Q0 給出的）），F(xiàn) 是壓縮時的噪聲系數，KHz 是以 Hz / V 為單位的 VCO 增益，Vn1 是輸入端在偏移頻率 f 處的頻譜噪聲密度，Vn2（在其他地方也稱為 Vnp）是電源在偏移頻率 f 處的頻譜噪聲密度，P0 是環(huán)路內消耗的功率（包括所有噪聲源的損耗）。
VCO 噪聲引入的相位噪聲
Leeson 方程和再早一些時期的感應噪聲關系式表明，任何頻率下的 VCO 噪聲都可以視為在無噪聲 VCO 的輸出端產生相同的 VCO 噪聲時，VCO 輸入處的噪聲電壓。 給定 L（f）或 LdB（f），我們可以將 VCO 輸入噪聲電壓 Vnvco 寫為：
前面已經討論過，電源噪聲也會在 VCO 輸出上產生噪聲，這通常要求給 VCO 提供一個超低噪聲的電源。在計算和建模過程中，將噪聲的邊帶 / 載波效應附加到 VCO 輸入的供電電源上將會很有幫助。其中，在關鍵頻率節(jié)點上，rms 與其它噪聲一起求和然后進行環(huán)路處理。我們可以將電源噪聲對 VCO 輸入的效應寫為：
在這個方程式中，KpHz 是相對于電源輸入的 VCO 增益，單位為 Hz / V，Vnp 是電源的頻譜電壓噪聲密度，Vnpin 是 VCO 的調節(jié)輸入對應的電源噪聲。
?
更高頻率的優(yōu)勢
對上述 Leeson 方程中出現(xiàn)的運算項進行詳細檢查，可以發(fā)現(xiàn)，如果可以保持 Q 值不變，則頻率每增加一倍，相位噪聲通常會上升約 3 個 dB。但是，頻率每次除 2 時相位噪聲降低 6 個 dB，因此 VCO 使用更高頻率時，每次增倍再除二，會將自由運行相位噪聲降低約 3 dB。在現(xiàn)代合成器芯片上，可以以編程的形式方便地獲得頻率增倍和除二。此外，使用更高的 VCO 頻率再配合分頻，不僅能夠降低 VCO 的噪聲，還能降低合成器的帶內噪聲。這也是集成 VCO 合成器能夠成功的主要原因。
高電壓、低 KHz 對 VCO 噪聲的改善
當需要實現(xiàn)比完全集成的 VCO 合成器更好的遠端噪聲時（在第 5 部分中討論），通常的方法是使用具有低 KHz 值、高供電電壓的分立 VCO。 分立 VCO 允許使用比集成 VCO 更高的 Q 值，而 Leeson 方程顯示，噪聲與 Q 的平方成反比，因此提高 Q 值可以取得非常強大的降噪效果。更高電壓的 VCO 允許更大的電壓擺幅和更高的功率，Leeson 同時顯示，相位噪聲與功率成反比。具有高調節(jié)范圍的分立 VCO 還有第三個優(yōu)勢，即它能在給定的調諧范圍內使用較低的 KHz 值。根據方程，感應的相位噪聲功率與 KHz 成正比。所有這些因素使得極低噪聲的分立 VCO 有時可以在中端偏移頻率處提供出色的噪聲解決方案，在遠端頻率處更是可以經常實現(xiàn)極低噪聲。
被動元件噪聲
這部分包括電阻（電流）噪聲、陶瓷電容、鉭電容和薄膜電容的噪聲，除了熱噪聲之外，還有其它噪聲的描述和方程。
濾波器的噪聲和限制
如第 3 部分所示，環(huán)路濾波器中的噪聲通常在環(huán)路帶寬內能夠得到很好的抑制，在第 5 部分的示例中也可以看到這一點。但是，在環(huán)路帶寬周圍，甚至頻率到了環(huán)路帶寬的十倍以上時，濾波器的噪聲可能會成為相位噪聲的主導因素。
前面已經說明了 R2 熱噪聲是如何給出最小感應噪聲的，并且，最小感應噪聲的功率與環(huán)路帶寬 fL 和 VCO 調節(jié)增益 KHz 的乘積成正比。由于環(huán)路帶寬與 R2 成正比，而無源環(huán)路濾波器中的其他電阻通常也與 R2 成一定的比例關系，因此濾波器噪聲可能會限制 PLL 中使用的帶寬。有源環(huán)路濾波器的優(yōu)點是最大的電阻噪聲通常來自 R2，但它也具備運算放大器和參考噪聲的一些缺點。在使用有源濾波器的情況下，運算放大器的噪聲電流也流經 R2，這可能會產生比 R2 的熱噪聲更糟糕的噪聲源。
二階無源濾波器噪聲
二階無源濾波器通常具有圖二所示的形式。
圖 2：具有一路噪聲源的二階環(huán)路濾波器，該噪聲源為 R2 中的熱噪聲
對圖 2 進行分析可以得出：
如果將電荷泵和分頻器上的噪聲建模為噪聲電流 lpn，那么：
那么，總的濾波器噪聲電壓的平方就是電荷泵噪聲和分頻器噪聲的功率之和。這種電路形式的環(huán)路濾波器中的噪聲最低，因為它只有一個噪聲源，即 R2 的熱噪聲作為它的內部噪聲源。這個方程式可以用于計算慢速回轉有源環(huán)路濾波器中由 R2 產生的噪聲項。
?
三階無源濾波器噪聲
三階無源環(huán)路濾波器如圖 3 所示。在分析 Vnout 時，我們定義了幾個中間阻抗。 例如，Z3-1 是 C1 的阻抗分量，它與 R3 和 C3 串聯(lián)后的阻抗再并聯(lián)。Z2-1 是 C1 的另一個阻抗分量，它與 R2 和 C2 串聯(lián)后的阻抗再并聯(lián)。 然后，我們對不同的電路塊進行電壓和電流分配。
圖 3：這里描述的是三階無源環(huán)路濾波器，其中，為了尋找 Vnout 定義了中間阻抗，還有兩個熱噪聲源。
通過處理，我們得到下面的方程組。
R2 在輸出端產生的噪聲為：
R3 在輸出端產生的噪聲為：
最后，和之前 N 采用整數取值的設計相比，現(xiàn)代合成器中的 N 取值為分數，具有較高的相位檢測器頻率，這種方案中的 R2 和 R3 更小，N 值更低（參見 R2 的二階歸一化形式近似），因此具有較低的噪聲。
通常，R3 的取值介于 R2 到 3 倍 R2 之間。因此，我們可以將經過正確設計的三階無源環(huán)路濾波器中的噪聲電壓近似為二階濾波器的 1.5 至 2 倍。這里的 R2 和 R3 采用較低的取值，使用更高的頻率分頻到應用頻段，采用更高的相位檢測器頻率、現(xiàn)代 sigma-delta PLL 的環(huán)路帶寬都是降低總噪聲所必不可少的因素。
?
三階緩沖半有源濾波器
有一種常見的有源濾波器策略是在三階或四階無源濾波器的中間環(huán)節(jié)使用運算放大器緩沖器驅動最后的一個或者兩個 RC 電路塊，這種濾波器被稱為“半有源濾波器”。如果 R3 和 R4 的噪聲比較明顯（因為在有源濾波器方案中可以使用更小的電阻值），或者需要稍大的調諧電壓，或者 VCO 的輸入漏電流大于典型值，這種方案可能有所助益。
四階有源濾波器噪聲
在本系列文章的第一篇中給出了“慢回轉模式”四階有源濾波器的設計方法（圖 4）。這種有源濾波器架構旨在降低運算放大器的帶寬和壓擺率要求。在反饋路徑中使用 R2 和 C2 實現(xiàn)的反相模式使得這種形式能夠提供具有低噪聲增益的更高調諧電壓。電流首先流過 R3，然后流過 R2-C2，將運算放大器輸出電壓充電到所需的電壓水平上。輸入 RC 旨在降低運算放大器的高壓擺率并降低電荷泵的輸出帶寬。
圖 4：四階有源環(huán)路濾波器，也可以實現(xiàn)為五階形式，圖中顯示了要進行分析的噪聲源。
但是，盡管它有利于讓運算放大器避開來自電荷泵的高頻信號，增加一個額外的輸入 RC 級也可能會有其它優(yōu)點。正如 Banerjee 所指出的，實驗證據（參考文獻 4，第 5 版，第 371-372 頁）表明，有源環(huán)路濾波器中的運算放大器不夠快，有時似乎會導致 PLL 的 1/f 噪聲上升幾個 dB。這可能是由于脈沖加寬導致的，因為這會使得通過更多的電荷泵 1/f 噪聲。
有源濾波器調節(jié)輸出上的噪聲可以表征為來自正輸入端、負輸入端、前向阻抗和最終的 RC 環(huán)節(jié)的噪聲功率之和。
負輸入端在濾波器內部的噪聲為 R3 的熱噪聲，通過以下方式獲得：
我們可以使用下面的幾種關系式產生噪聲的頻率分布。
接下來，我們考慮從運算放大器的正輸入端產生的噪聲。它來自于參考噪聲的均方根和 Vnp 以及運算放大器自身的噪聲，由下式給出：
下面是一個使用方便的幅值平方函數。
R2 產生的噪聲是通過考慮運算放大器的負輸入端的“虛地”特性而得到的。運算放大器的反饋機制使得負輸入端等于正輸入端，因此來自 R2 的噪聲直接輸出到輸出端上，當 C1>0 時，該噪聲會在 Zfor 范圍內被過濾掉，從而反映不到輸出端上了。
運算放大器的噪聲電流在運算放大器輸出端上產生的噪聲也可以利用它的虛短特性得到。
讓 Inop 完全通過 Zfor 而不是通過 Zback 便可以得到它。
為方便起見，我們可能將 R4 的噪聲計算為運算放大器輸出的一部分?，F(xiàn)在，我們在運算放大器的輸出端具備了所有噪聲項。
這種噪聲僅需要通過現(xiàn)在經過處理后已經沒有噪聲的 R4-C4 濾波器，以使來自有源濾波器的噪聲呈現(xiàn)給 VCO 的調節(jié)輸入。
現(xiàn)在，除了有時被稱為“PLL 噪聲”的噪聲項之外，我們有了都可以被環(huán)路整形的所有主要的開環(huán)噪聲。“PLL 噪聲”是一個誤導性的術語，因為它通常只意味著合成器 IC 中電荷泵和分頻器的噪聲，而不是總的 PLL 噪聲。在對噪聲源的討論中沒有給出這兩種噪聲的內容，因為它通常被指定為整形后的閉環(huán)噪聲。下一篇文章將介紹分析噪聲形狀的方法、最佳環(huán)路帶寬以及評估合成器 IC 芯片噪聲的品質因數。
與非網編譯內容，未經許可，不得轉載！
