• 正文
  • 相關推薦
申請入駐 產業(yè)圖譜

什么是端接與拓撲?這次說清楚了......

2020/03/10
88
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

端接目的與種類
在高速數(shù)字系統(tǒng)中,傳輸線上阻抗不匹配會引起信號反射,減小和消除反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端或接收端進行阻抗匹配,從而使源反射系數(shù)或負載反射系數(shù)為零。

傳輸線的端接通常采用兩種策略:
1)使負載阻抗與傳輸線阻抗匹配,即終端端接;

2)使源阻抗與傳輸線阻抗匹配,即源端端接。

端接策略選擇
如果負載反射系數(shù)或源反射系數(shù)二者任一為零,反射將被消除。從系統(tǒng)設計的角度,應首選策略 1,因其是在信號能量反射回源端之前在負載端消除反射,因而消除一次反射,這樣可以減小噪聲、電磁干擾(EMI)及射頻干擾(RFI),而策略 2 則是在源端消除由負載端反射回來的信號,只是消除二次反射,在發(fā)生電平轉移時,源端會出現(xiàn)半波波形,不過由于策略 2 實現(xiàn)簡單方便,在許多應用中也被廣泛采用。

串接端接
源端端接主要是串接端接方法,串行端接是通過在盡量靠近源端的位置串行插入一個電阻 RT(典型 10Ω到 75Ω)到傳輸線中來實現(xiàn)。串行端接是匹配信號源的阻抗,所插入的串行電阻阻值加上驅動源的輸出阻抗應大于等于傳輸線阻抗(輕微過阻尼)。這種策略通過使源端反射系數(shù)為零從而抑制從負載反射回來的信號(負載端輸入高阻,不吸收能量)再從源端反射回負載端。

串行端接的優(yōu)點在于:

每條線只需要一個端接電阻,無需與電源相連接,消耗功率小。

串聯(lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數(shù)量和連線密度。

串行端接的缺點在于:
當信號邏輯轉換時,源端會出現(xiàn)半波幅度的信號,這種半波幅度的信號沿傳輸線傳播至負載端,又從負載端反射回源端,持續(xù)時間為 2TD(TD 為信號源端到終端的傳輸延遲),這意味著此時沿傳輸線不能加入其它的信號輸入端。

串行端接適用于如下場合:
1)可以不受終端負載阻抗的影響;

2)器件輸出阻抗小于傳輸線特性阻抗;

3)一般在源同步信號中用得較多的是源端匹配,因為源同步信號線的信號流向相同,串擾主要為后向串擾,源端匹配就可以吸收后向的串擾。

4)信號通路上加接了元件,增加了 RC 時間常數(shù)從而減緩了負載端信號的上升時間和下降時間,因而不適合用于高頻信號通路(如高速時鐘等)

并行端接

并行端接主要是在盡量靠近負載端的位置加上拉和 / 或下拉阻抗以實現(xiàn)終端的阻抗匹配,根據(jù)不同的應用環(huán)境,這種端接方式是簡單地在負載端加入一下拉到信號地的電阻 R(R=Z0)來實現(xiàn)匹配。采用此端接的條件是驅動端必須能夠提 R=Z0 供輸出高電平時的驅動電流以保證通過端接電阻的高電平電壓滿足門限電壓要求。在輸出為高電平狀態(tài)時,這種并行端接電路最大的缺點是消耗的電流過大,如果電源是 5v,驅動電流可能達到 50-100ma,這是普通驅動器無法達到的。一般器件很難可靠地支持這種端接電路。

戴維寧(Thevenin)端接

戴維寧(Thevenin)端接即分壓器型端接,它采用上拉電阻 R1 和下拉電阻 R2 構成端接電阻,通過 R1 和 R2 吸收反射,此端接通常是為了獲得最快的電路性能和驅動分布負載而采用的。

此端接方案降低了對源端器件驅動能力的要求,電阻 R1 和 R2 一直在從系統(tǒng)電源吸收電流,直流功耗較大。

并聯(lián)端接的優(yōu)點是信號沿全線無失真。在驅動多扇出時,負載可經分枝短線沿線分布,而不是像在串聯(lián)端接中那樣必須把負載集中在線的末端。

交流端接

R 要小于等于傳輸線阻抗 Z0,電容 C 必須大于 100pF,推薦使用 0.1uF 的多層陶瓷電容。電容有阻低頻通高頻的作用,因此電阻 R 不是驅動源的直流負載,故這種端接方式無任何直流功耗。并行 AC 端接是在波形匹配的基礎上增加一個電容,它消耗更少的功率。引入的延時與 RC 有關。AC 終端匹配技術主要用于時鐘電路

二極管端接

優(yōu)勢

通常是自動的,許多器件都有輸入保護二極管

劣勢

二極管頻率響應特性要求

拓撲結構
走線的拓撲結構是指一根網線的布線順序及布線結構。在實際電路中常常會遇到單一驅動源驅動多個負載的情況,驅動源和負載構成了信號的拓撲。不同的拓撲分布對信號的影響是非常顯著的。當使用高速邏輯器件時,除非走線分支長度保持很短,否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲。

通常情形下,PCB 走線采用兩種基本拓撲結構,即菊花鏈(Daisy Chain)布線和星形(Star)分布。

點對點拓撲
點對點驅動方式是指每個輸出僅驅動一個負載,這是信號的理想驅動方式。系統(tǒng)中的各種信號(特別是高速信號和時鐘信號)應盡可能采用點對點驅動方式。端接方式靈活,可以根據(jù)信號要求、單板布線情況,驅動器件等具體情況,使用源端匹配和終端匹配,信號傳輸質量可以得到保障。

菊花鏈

對于菊花鏈布線,布線從驅動端開始,依次到達各接收端。如果使用串聯(lián)電阻來改變信號特性,串聯(lián)電阻的位置應該緊靠驅動端。在控制走線的高次諧波干擾方面,菊花鏈走線效果最好。但這種走線方式布通率最低,不容易 100%布通。

實際設計中,菊花鏈布線中分支長度盡可能短,安全的長度值應該是:Stub Delay <= Trt *0.1.。這種拓撲結構占用的布線空間較小并可用單一電阻匹配終結。但是這種走線結構使得在不同的信號接收端信號的接收是不同步的。

星形拓撲

星形拓撲結構可以有效地避免時鐘信號不同步問題,其缺點是每條分支上都需要終端電阻。終端電阻的阻值應和連線的特征阻抗相匹配。這可通過手工計算,也可通過 CAD 工具計算出特征阻抗值和終端匹配電阻值。

當系統(tǒng)的不同信號接收端信號的接收要求是同步時,星形拓撲是最合適的。

在一般情況下,都不可以完全消除反射,通過改變電阻阻值與端接方式,最終找到一個可以接受的方案。

相關推薦

登錄即可解鎖
  • 海量技術文章
  • 設計資源下載
  • 產業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄

李崇偉,深圳市志博科技公司與志博論壇創(chuàng)始人、Altium官方特邀講師、 Altium長期戰(zhàn)略合作伙伴、 《 AltiumDesigner19PCB設計官方指南》暢銷書作者。擅長領域:X86、手機類、工控類、軍工類、通訊類、消費類等高難度產品,長期致力于 Altium Designer高速PCB設計軟件的應用。