• 正文
    • delay cell和buffer的區(qū)別
    • post-cts的主要目的
    • log淺析
  • 相關(guān)推薦
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

淺談POST-CTS

2024/09/08
2.1萬(wàn)
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

設(shè)置

一般延續(xù)cts階段的設(shè)置,也可適當(dāng)更改。

額外加一個(gè)設(shè)置,就是修hold用的cell;修hold一般用delay cell。

delay cell和buffer的區(qū)別

delay cell有2 個(gè)缺點(diǎn):1、 容易degrade setup time too much;2、很多delay cell是用poly resistor 電阻類型的電路, Variation 太大,控制不了參數(shù), 對(duì)電路性能有影響。

delaycell的好處:可以減少buffer數(shù)量,有利于減小利用率。

在不同operation condition下,delay cell  本身的scalling factor比較大。比如在FF Corner,用1個(gè)Delay cell修掉100ps的Hold,而這個(gè)cell在ss的Corner就會(huì)貢獻(xiàn)400ps delay。

因此關(guān)鍵路徑還是用buffer 不是delay cell。

post-cts的主要目的

主要為了修hold,讓design進(jìn)入route之前,后續(xù)的legalize和route-eco動(dòng)的東西盡量少一點(diǎn);同時(shí)也能讓route階段的utilization和congestion評(píng)估更準(zhǔn)確。

在place和cts階段,setup、drv、leakage等已經(jīng)修過(guò)一輪了(修area一般會(huì)在post-route階段)。

核心命令

目前用的C工具,核心命令:

特殊設(shè)置

Post-cts階段也可以用useful skew,也就說(shuō)此階段tool還是可以動(dòng)樹(shù)的。

Post-cts階段對(duì)于hold fix,可以用best corner修一輪;然后用worst corner再修一輪。

log淺析

1、summary design基本情況

2、考慮SI對(duì)delay的影響

 

3、抽取RC

 

4、考慮ocv

 

5、開(kāi)始early route

 

6、完成優(yōu)化

相關(guān)推薦

登錄即可解鎖
  • 海量技術(shù)文章
  • 設(shè)計(jì)資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄

前華為海思工程師;與非網(wǎng)2022年度影響力創(chuàng)作者;IC技術(shù)圈成員。

微信公眾號(hào)