針對高達(dá)1kHz 低于奈奎斯特頻率輸入信號優(yōu)化的低功耗數(shù)據(jù)采集系統(tǒng)

電路功能與優(yōu)勢
圖1中的電路采用16位、100 kSPS逐次逼近型模數(shù)轉(zhuǎn)換器 (ADC)系統(tǒng)，集成驅(qū)動放大器，針對最高1 kHz輸入信號和 100 kSPS采樣速率、功耗低至7.35 mW的系統(tǒng)而優(yōu)化。
這種方法對于便攜式電池供電、要求低功耗的多通道應(yīng)用 極為有用。它還為那些兩次轉(zhuǎn)換突發(fā)之間的大部分時間 ADC都處于空閑狀態(tài)的應(yīng)用提供了優(yōu)勢。
通常，選擇高性能逐次逼近型ADC的驅(qū)動放大器處理寬范 圍的輸入頻率。然而，當(dāng)某個應(yīng)用需要更低的采樣速率 時，便可節(jié)省大量功耗，因為降低采樣速率會相應(yīng)地降低 ADC功耗。
若要完全利用通過降低ADC采樣速率使功耗下降的優(yōu)勢， 則需要使用低帶寬、低功耗放大器。
例如，推薦80 MHz的ADA4841-1 運算放大器(10 V時功耗為 12 mW)與AD7988-1 16位逐次逼近型寄存器(SAR) ADC(100 kSPS時功耗為0.7 mW)一同使用。包括ADR435 基準(zhǔn)電壓源 (7.5 V時功耗為4.65 mW)在內(nèi)的總系統(tǒng)功耗在100 kSPS時為 17.35 mW。
對于最高1 kHz的輸入帶寬和100 kSPS的采樣速率，AD8641 3 MHz運算放大器(10 V時功耗為2 mW)可提供出色的信噪 比(SNR)和總諧波失真(THD)性能，并且在100 kSPS時可將 總系統(tǒng)功耗從17.35 mW降低至7.35 mW，降幅達(dá)58%。

圖1. 使用AD8641低功耗放大器驅(qū)動AD7988-1 ADC的系統(tǒng)電路圖(原理示意圖：未顯示所有連接)