Wareleo基于Cadence的STM32F103項目實戰(zhàn)視頻（8.76GB）

俗話說得好，高手們都是用大量的PCB設計“堆”出來的；另一方面更需要有“武功秘籍”。 在PCB設計領域，真正的高手能夠將PCB設計做成一件藝術品。那么高手們是如何鍛煉而成的呢？一方面需要自己的勤奮實踐，本課程由長期在業(yè)界著名設計公司從事第一線的高速電路設計開發(fā)工程師Wareleo（李增）講解。

課程中有大量的高速電路設計技巧、方法和思路，可以讓小白少走彎路，短時的設計水平突飛猛進，讓熟手的技巧設計水平更上一籌。以實際的高速PCB設計為主線，對Cadence中的各功能模塊進行了詳細講解，手把手教會如何進行高速內存DDR內存PCB的布局布線全過程， 結合實際工作中的案例，并加以輔助分析。

課程簡介：

1. 采用一個STM32F103的4層電路板設計案例來講解了在Cadence平臺下的原理圖設計和PCB設計的實現(xiàn)方法和系列操作。

2. 其中穿插講述了OrCAD原理圖工具的使用方法和STM32F103硬件設計外圍電路配置方法，芯片的使用等內容。力增用一個從無到有的設計方式，從原理圖的設計構思開始，從原理圖設計到錯誤檢查，網(wǎng)絡表生產(chǎn)，封裝庫制作，同步進入PCB，布局，規(guī)則，布線，文件輸出的操作全流程。

3. 幫助大家能快速切換到Cadence的設計平臺上，活學活用好Cadence系列工具技巧技能，快速應用到項目中去。

4. 本套視頻教程，提供技術支持，后續(xù)更多視頻等的獲取請加入QQ：2992915029，歡迎大家添加進行技術交流討論交流等。

課程目錄：（本課程一共11節(jié)，請至課程目錄處觀看視頻）

1. OrCAD原理圖工具的使用

2. 使用OrCAD進行STM32F103硬件原理圖設計

3. 使用OrCAD進行STM32F103硬件原理圖封裝設計和手冊閱讀

4. 使用OrCAD進行STM32F103硬件原理圖錯誤檢查&BOM生成&網(wǎng)絡表輸出

5. Package Designer封裝庫制作和封裝關聯(lián)同步輸出網(wǎng)絡表

6. Allegro平臺下網(wǎng)絡表同步和常見的網(wǎng)絡表錯誤排錯檢查與修改

7. 從OrCAD同步到Allegro平臺存在封裝錯誤的解決辦法

8. Allegro平臺下PCB設計的布局思路和同步模塊布局方法與實現(xiàn)

9. Allegro平臺下PCB面積縮小按照模塊布局的操作與規(guī)則設置

10. Allegro平臺下PCB設計布線的操作方法和布線思路操作

11. Allegro平臺下布線的修改與內外層銅皮的分割與文件的優(yōu)化輸出

適用人群：

在校電子類的大學生、Layout工程師、電子工程師、硬件工程師、EMC/SI/PI工程師、信號仿真工程師及有志從事電子電路PCB設計的開發(fā)人員等。