時(shí)序收斂

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

時(shí)序收斂(英語(yǔ):Timing closure)是現(xiàn)場(chǎng)可編程邏輯門(mén)陣列、專用集成電路等集成電路設(shè)計(jì)過(guò)程中,調(diào)整、修改設(shè)計(jì),從而使得所設(shè)計(jì)的電路滿足時(shí)序要求的過(guò)程。

時(shí)序收斂(英語(yǔ):Timing closure)是現(xiàn)場(chǎng)可編程邏輯門(mén)陣列、專用集成電路等集成電路設(shè)計(jì)過(guò)程中,調(diào)整、修改設(shè)計(jì),從而使得所設(shè)計(jì)的電路滿足時(shí)序要求的過(guò)程。收起

查看更多
暫無(wú)相關(guān)內(nèi)容,為您推薦以下內(nèi)容

正在努力加載...