熱搜
搜索歷史清空
加入星計劃,您可以享受以下權益:
產業(yè)圖譜
時序收斂(英語:Timing closure)是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設計過程中,調整、修改設計,從而使得所設計的電路滿足時序要求的過程。
時序收斂(英語:Timing closure)是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設計過程中,調整、修改設計,從而使得所設計的電路滿足時序要求的過程。收起
正在努力加載...