時序收斂

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

時序收斂(英語:Timing closure)是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設計過程中,調整、修改設計,從而使得所設計的電路滿足時序要求的過程。

時序收斂(英語:Timing closure)是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設計過程中,調整、修改設計,從而使得所設計的電路滿足時序要求的過程。收起

查看更多
暫無相關內容,為您推薦以下內容

正在努力加載...