Xilinx A7 FPGA的DONE信號(hào)說明

歡迎各位朋友關(guān)注“郝旭帥電子設(shè)計(jì)團(tuán)隊(duì)”公眾號(hào)，公眾號(hào)會(huì)定時(shí)更新相關(guān)技術(shù)類資料、軟件等等，感興趣的朋友可以瀏覽一下本公眾號(hào)的其他“模塊”，希望各位朋友都能在本公眾號(hào)獲得一些自己想要的“東西”。

本篇主要討論Xilinx A7 FPGA的DONE信號(hào)說明

DONE信號(hào)是FPGA完成配置和初始化后輸出的關(guān)鍵狀態(tài)指示信號(hào)。當(dāng)FPGA成功加載配置數(shù)據(jù)（如從外部Flash或JTAG接口）并通過校驗(yàn)后，DONE信號(hào)會(huì)拉高，表明FPGA已準(zhǔn)備好進(jìn)入正常工作模式。

FPGA配置過程分為三個(gè)階段：復(fù)位、配置數(shù)據(jù)加載、初始化。DONE信號(hào)在其中的關(guān)鍵節(jié)點(diǎn)如下：

復(fù)位階段

FPGA上電后，若nCONFIG引腳被拉低，DONE信號(hào)保持低電平，所有I/O處于高阻態(tài)。

配置完成階段

當(dāng)配置數(shù)據(jù)加載完畢并通過CRC校驗(yàn)后，DONE信號(hào)從低電平變?yōu)楦咦钁B(tài)，需通過外部上拉電阻拉高，標(biāo)志配置階段結(jié)束。

初始化階段

DONE信號(hào)拉高后，F(xiàn)PGA開始初始化內(nèi)部邏輯和I/O寄存器，完成后進(jìn)入用戶模式。

上拉電阻阻值選擇

典型阻值：Xilinx FPGA推薦使用330Ω上拉電阻（而非常見的4.7kΩ），以避免DONE信號(hào)爬升過慢導(dǎo)致初始化失敗。

失效案例：若使用4.7kΩ電阻，在配置時(shí)鐘頻率較高時(shí)，DONE信號(hào)可能因上升時(shí)間不足導(dǎo)致GTS事件（I/O使能）失敗。

Altera FPGA的等效信號(hào)為CONF_DONE，其設(shè)計(jì)原則與Xilinx類似。

本篇內(nèi)容中有部分資源來源于網(wǎng)絡(luò)，如有侵權(quán)，請(qǐng)聯(lián)系作者。