我國(guó)首條光子芯片中試線實(shí)現(xiàn)規(guī)模化量產(chǎn)

上海交通大學(xué)無(wú)錫光子芯片研究院（CHIPX）近日宣布，國(guó)內(nèi)首條光子芯片中試線取得突破性進(jìn)展：6月5日下午4點(diǎn)，無(wú)錫光量子芯片中試平臺(tái)順利下線首片6寸薄膜鈮酸鋰光子芯片晶圓，同時(shí)超低損耗、超高帶寬的高性能薄膜鈮酸鋰調(diào)制器芯片也實(shí)現(xiàn)規(guī)?；慨a(chǎn)。

光量子芯片是量子計(jì)算的核心載體，其產(chǎn)業(yè)化對(duì)實(shí)現(xiàn)量子信息領(lǐng)域自主可控至關(guān)重要。然而，長(zhǎng)期以來(lái)，我國(guó)因缺乏共性關(guān)鍵工藝技術(shù)平臺(tái)，面臨“實(shí)驗(yàn)室成果難以量產(chǎn)”的困境。

上海交通大學(xué)無(wú)錫光子芯片研究院于2022年啟動(dòng)國(guó)內(nèi)首條光子芯片中試線建設(shè)，2024年9月正式啟用中試平臺(tái)，通過(guò)整合研發(fā)、設(shè)計(jì)、加工全鏈條能力，打通了從實(shí)驗(yàn)室到量產(chǎn)的關(guān)鍵環(huán)節(jié)。

據(jù)悉，薄膜鈮酸鋰材料雖具備超快電光效應(yīng)、低功耗等優(yōu)勢(shì)，但其脆性大、加工精度要求極高，尤其在納米級(jí)刻蝕、薄膜均勻性控制等方面存在技術(shù)瓶頸。

上海交通大學(xué)無(wú)錫光子芯片研究院工藝團(tuán)隊(duì)依托中試線引進(jìn)的110余臺(tái)國(guó)際頂級(jí)CMOS工藝設(shè)備，創(chuàng)新開(kāi)發(fā)了光刻、刻蝕、薄膜沉積等全閉環(huán)工藝，成功在6寸晶圓上實(shí)現(xiàn)110納米高精度波導(dǎo)刻蝕，并完成跨尺度集成。

通過(guò)材料與器件協(xié)同設(shè)計(jì)，上海交通大學(xué)無(wú)錫光子芯片研究院研發(fā)的薄膜鈮酸鋰調(diào)制器芯片性能實(shí)現(xiàn)跨越式突破：

• 調(diào)制帶寬突破110GHz，解決了高速光互連的帶寬瓶頸；
• 插入損耗低于3.5dB，波導(dǎo)損耗小于0.2dB/cm，顯著提升光傳輸效率；
• 調(diào)制效率優(yōu)化至1.9V·cm以下，電光轉(zhuǎn)換效能大幅提升。

這些指標(biāo)已達(dá)到國(guó)際先進(jìn)水平，為國(guó)產(chǎn)光子芯片在量子通信、人工智能算力等場(chǎng)景的應(yīng)用奠定基礎(chǔ)。研究院透露，中試平臺(tái)年產(chǎn)能達(dá)1.2萬(wàn)片晶圓，可為產(chǎn)業(yè)鏈提供低成本、快速迭代的規(guī)?；慨a(chǎn)解決方案。

為進(jìn)一步降低行業(yè)研發(fā)門檻，上海交通大學(xué)無(wú)錫光子芯片研究院計(jì)劃于今年第三季度發(fā)布工藝設(shè)計(jì)包（PDK），開(kāi)放薄膜鈮酸鋰調(diào)制器芯片的核心工藝參數(shù)與器件模型。該P(yáng)DK將集成無(wú)源耦合器、電光調(diào)制器等基礎(chǔ)元件模型，并支持多物理場(chǎng)仿真，助力企業(yè)縮短研發(fā)周期。