芯耀
533
一顆28nm芯片,研發(fā)需要5130萬美元,7nm呢,2.97億美元！從這個趨勢來看，有業(yè)內人士評估3nm芯片研發(fā)費用或將接近10億美元。
芯片的設計過程復雜，如此昂貴，試錯成本極高，這也是EDA驗證工具的關鍵價值所在——確保在流片前，你做對了。事實上，在整個芯片設計的流程中，驗證占了70%的工作量，其中的調試就占了40%，其重要性可想而知。
芯華章科技研發(fā)副總裁林揚淳表示，在芯片驗證的過程中，包括原型驗證 、硬件仿真、邏輯仿真、形式驗證等等都需要調試在其中穿針引線、綜合資料，包括波形、覆蓋率等，然后加以分析，進而達到有效率的調試和診斷。即便是非調試的場景，芯片設計公司也常常會利用調試工具來檢視和理解整個設計，包括拓撲結構等。
目前的問題和挑戰(zhàn)
不過，EDA工具發(fā)展到現在，自身也面臨諸多問題，目前業(yè)界的共識是三個：1、單點工具之間的低兼容性；2、碎片化的數據嚴重影響復用率，導致驗證收斂，以及驗證調試分析更加困難；3、工具缺乏創(chuàng)新，傳統(tǒng)EDA公司沉重的歷史技術性包袱，導致人工智能、云原生等先進技術很難和現在的應用流程融合。
如何克服這些挑戰(zhàn)，如何進行創(chuàng)新？日前，芯華章科技組織了一場研討會，來自產、學兩界的專家就此進行了討論。針對目前SoC設計驗證的難點和挑戰(zhàn)，燧原科技資深架構師鮑敏祺認為，芯片工藝節(jié)點走到7nm，電路規(guī)模越來越大，超過50億門，研發(fā)周期卻由于激烈的市場競爭越來越短，要在一個更短的時間內，去做更多門級的功能驗證的工作，這是一個大的挑戰(zhàn)。
另外，隨著芯片電路規(guī)模的增大，在功能驗證上，要結合場景進行信號完整性驗證分析，整個驗證從單純的功能驗證整個系統(tǒng)級、場景級的驗證，復雜度增加了。
中興微電子有線系統(tǒng)部部長賀志強表示，隨著芯片規(guī)模不斷增加，復雜度也不斷提升，芯片的一版成功其實也成為一個最低的要求。驗證不僅在質量上，還要在有挑戰(zhàn)性的周期內完成，對驗證效率和驗證質量的評估就非常重要。這些評估數據之間如何佐證不同的流程，不同的方法，以及不同的工具之間又如何關聯(lián)，這是EDA廠家需要面對的問題，既要提供性能更好的工具，同時也能夠把痛點的解決方案固化到流程里，沉淀到經驗里，最后集成到工具里。
關于不同EDA工具之間數據交互兼容的問題，鮑敏祺認為挑戰(zhàn)主要涉及不同設計階段如何協(xié)同、反饋和保持一致性的問題，賀志強認為數據兼容不僅要解決不同的EDA廠家的工具兼容性問題，還要解決自家工具的不同的驗證手段的兼容性。不同的工具之間的數據能夠兼容，能夠解析，能夠提供統(tǒng)一的API接口，覆蓋率信息能夠合并，從這幾個方面提升驗證效率將是EDA工具演進的趨勢。
需求和價值要素
對于調試工具在SoC的系統(tǒng)驗證上的重要價值，平頭哥上海半導體技術IP驗證及軟硬協(xié)同驗證負責人張?zhí)旆耪J為，芯片設計需要用調試工具來幫助定位問題。不過，由于不同芯片產品的調試特征不同，目前很多調試工具中的功能并不能及時滿足這些需求。
鮑敏祺認為，對于一個百億門規(guī)模的SOC設計來講，調試工具是否能以最低開箱時間實現全程運行十分重要，一個百分比的提升也能極大提升總體效率。目前為了提高效率，燧原會二次開發(fā)一些API去讀調試波形數據以便搜索一些需要的數據，目的就是想提高整個調試的效率縮短開發(fā)周期。
賀志強認為，影響驗證效率的因素很多，從整個芯片的研發(fā)流程來看，包括方案的繼承性，前端代碼的IP化，驗證平臺的一個通用以及驗證用例的復用程度，都是關鍵因素，但目前還沒有單一的度量指標來確定代碼收斂。
張?zhí)旆艑Υ松罡姓J同，平頭哥在項目啟動時會根據產品的需求定義制定驗證策略，評估包括人力和EDA在內的資源，以及風險。需要考慮如何正確地使用驗證方法學，例如因為芯片產品特征多元，DUT的驗證策略不盡相同，形式驗證的方法對小規(guī)模設計會有更好的覆蓋率。
EDA如果開放接口，用戶就能夠自己去做一些二次開發(fā)或者應用，從而快速構建自己的系統(tǒng)和平臺，以提高生產效率。鮑敏祺表示，針對開放接口，行業(yè)最大的需求一是能夠讀取波形內容，因為不同設計的信號組合也不同，內容非標準化；另一個是對于RTL的設計數據庫的提取，通過開放的數據庫的API，可以抽取不同結構的數據庫的數據。
張?zhí)旆疟硎荆绻虚_放接口，就可以利用例如Python的接口，再配合Python強大的開源生態(tài)，使用其組件從數據庫中提取數據再做二次開發(fā)，這將極大提升開發(fā)效率升。
國產優(yōu)勢和方向
對于國產EDA，賀志強認為最大的一個優(yōu)勢在于沒有歷史包袱，以及創(chuàng)新和貼近用戶。鮑敏祺認為還有一個優(yōu)勢在于自主靈活性。因為不受限于商業(yè)限制（相較于國際公司），國產EDA可以滿足客戶定制化需求，幫助客戶實現更高的附加值。他認為國內EDA工具在函數級的質量、效率和速度上還需要繼續(xù)努力。
張?zhí)旆艅t認為，國內EDA廠商可以就現狀梳理出一套驗證方法學，幫助芯片公司的驗證經理或項目經理，能夠根據自己團隊的驗證研發(fā)能力，或者是一些EDA工具的轉型給出更好的建議。
賀志強希望國內EDA工具能夠打通數據兼容性，能夠整體的、系統(tǒng)的呈現驗證數據。此外，他也希望能夠提供一些豐富通用的驗證VIP，甚至是一些定制化的測試組件。國內EDA廠家可以作為一個橋梁，把業(yè)內各家的優(yōu)秀的經驗和流程能夠推廣拉通。
鮑敏祺表示，UVM能被業(yè)內一直使用，在于統(tǒng)一。因此，能夠讓用戶在不同廠家之間自由切換是用戶的關切，國產EDA公司可以推動類似國標的規(guī)范，對傳統(tǒng)工具兼容，同時，對類似portable stimulus這種新的可遷移的工具，可以納入到統(tǒng)一規(guī)范里。
電子科技大學電子科學與工程學院副教授黃樂天表示，國產原型驗證平臺，要實現大容量，能夠滿足大的SOC驗證的需求。同時，要進一步加強流程的自動化和調試能力，提供智能化的驗證方法，以及和其他驗證工具的兼容。他認為，下一代EDA設計以及驗證工具應該加強軟件提前介入驗證的能力以便能夠對整體功能進行全面驗證。目前，已有的虛擬原型的驗證環(huán)境都還不夠好，設計方法也不多。
合肥市微電子研究院院長陳軍寧認為，當下EDA工具的國產化替代具有重大意義。國內EDA公司在全流程的工具方面，尚與國際大公司有差距，但在許多點工具方面已經與國際水平相當，甚至領先于國際水平。而下一代EDA工具的挑戰(zhàn)主要來自于三個方面：1、新工藝節(jié)點不斷涌現，帶來的物理驗證和可測性設計方面的挑戰(zhàn)；2、不斷攀升的設計規(guī)模，導致的高階綜合功能驗證和物理驗證等運行時長非常長；3、從片上系統(tǒng)到系統(tǒng)對接帶來的設計方法學和驗證方法學的革命性變化。陳軍寧認為，下一代EDA工具的趨勢將是智能化和云化，前者指廣義上的一切減少人力投入的改進，后者將降低EDA的購買成本，提升研發(fā)效率。
新的驗證工具
其實早在2021年，芯華章在發(fā)布的《EDA 2.0白皮書》中，就率先指出下一代EDA發(fā)展關鍵路徑，提出以新一代AI與云計算等前沿技術為依托，重構芯片驗證系統(tǒng)的底層運算架構，加速芯片創(chuàng)新效率，帶動EDA向智能化發(fā)展，引發(fā)業(yè)界熱烈反響。去年11月，芯華章發(fā)布統(tǒng)一底層框架的智V驗證平臺以及四款具備自主知識產權的數字驗證產品，涵蓋數字仿真、FPGA原型驗證、形式化驗證、智能場景驗證等領域。
本次論壇同期，芯華章推出了一款新的驗證工具昭曉Fusion DebugTM。該系統(tǒng)基于芯華章自主開發(fā)的調試數據庫和開放接口，可兼容產業(yè)現有解決方案，提供完善的生態(tài)支持，并具備易用性、高性能等特點。
林揚淳表示，針對對目前驗證調試方面的挑戰(zhàn)，芯華章的的FusionVerify Platform采取了上層的應用和底層基礎協(xié)同建構的策略，開發(fā)出統(tǒng)一的數據庫、GUI、求解器甚至調試等，讓上層的應用能糅合在一起。對各類設計在不同的場景下，都可以提供定制化的驗證解決方案。
此次推出的Fusion Debug™，不僅可以用來獨立使用，還可以配合智V驗證平臺的所有產品混合使用，以及支持用戶現有的EDA工具，支持調用讀寫平臺數據庫，包括XCDB/XNDB/XEDB/XCovDB。其中，XCDB存儲了Design HDL的信息，XNDB記錄了Design analyst， XEDB壓縮存儲了信號波形，XCovDB則記錄了覆蓋率。
有關該工具詳細信息，可前往這里參看。
