半導(dǎo)體工藝

• 如何看待中國(guó)的半導(dǎo)體工藝制程被卡在7nm，如何才能突破？

  突破7nm制程瓶頸，既需要短期內(nèi)的技術(shù)攻堅(jiān)，也需要長(zhǎng)期的戰(zhàn)略布局。當(dāng)前，中國(guó)的7nm制程技術(shù)尚未達(dá)到全球頂尖水平，尤其是在極紫外（EUV）光刻機(jī)等關(guān)鍵前道制造設(shè)備上，仍然依賴外部供應(yīng)。要突破這一瓶頸，必須依賴自主研發(fā)和技術(shù)創(chuàng)新。

  老虎說(shuō)芯

  1595

  03/27 13:09

  半導(dǎo)體工藝 7nm工藝

  
• FD-SOI，半導(dǎo)體“特色”工藝之路能否走通？

  在進(jìn)入28納米節(jié)點(diǎn)時(shí)，半導(dǎo)體邏輯制造工藝出現(xiàn)了分岔。一條路線走向了三維工藝，即大家所熟知的FinFET，代表廠商有臺(tái)積電、英特爾和中芯國(guó)際等晶圓制造廠商；另一條路線則還在堅(jiān)持平面工藝，被稱為FD-SOI（Fully Depleted Silicon-on-Insulator，全耗盡硅型絕緣體上硅），代表廠商有意法半導(dǎo)體（STMicroelectronics）。三星電子與格羅方德（GlobalFoundries）則兩條腿走路，對(duì)FinFET與FD-SOI都有布局，但三星的先進(jìn)邏輯制造工藝還是以FinFET為主。

  TechSugar

  3241

  2024/10/31

  FinFET FD-SOI

  
• 為什么器件失效分析需要Nano-probe機(jī)臺(tái)？

  器件失效分析（Failure Analysis，F(xiàn)A）關(guān)系到集成電路的質(zhì)量控制、產(chǎn)品可靠性以及產(chǎn)量?jī)?yōu)化。在分析過(guò)程中，工程師必須準(zhǔn)確定位失效源頭，分析失效機(jī)理并找到解決方法。其中，Nano-probe（納米探針）作為一項(xiàng)關(guān)鍵的微納級(jí)分析工具，廣泛應(yīng)用于先進(jìn)工藝制程中，如5nm、7nm、16nm等。

  老虎說(shuō)芯

  3448

  2024/10/08

  半導(dǎo)體工藝

  
• 為什么器件失效分析需要AFM機(jī)臺(tái)？

  失效分析是確保集成電路和微電子器件可靠性、優(yōu)化制造工藝的重要環(huán)節(jié)。隨著技術(shù)的進(jìn)步，特別是進(jìn)入5nm、7nm等先進(jìn)工藝節(jié)點(diǎn)后，器件失效模式變得更為復(fù)雜，要求我們使用各種高精度的分析工具進(jìn)行失效定位和機(jī)理分析。原子力顯微鏡（Atomic Force Microscope，簡(jiǎn)稱AFM）就是其中一種重要的分析工具。

  老虎說(shuō)芯

  1480

  2024/10/08

  半導(dǎo)體工藝 AFM

  
• 東方晶源深耕電子束量測(cè)檢測(cè)核心技術(shù) “三箭齊發(fā)”新一代EOS上“機(jī)”

  電子束量測(cè)檢測(cè)設(shè)備是芯片制造裝備中除光刻機(jī)之外技術(shù)難度最高的設(shè)備類別之一，深度參與光刻環(huán)節(jié)、對(duì)制程節(jié)點(diǎn)敏感并且對(duì)最終產(chǎn)線良率起到至關(guān)重要的作用。其最為核心的模塊為電子光學(xué)系統(tǒng)（Electron?Optical?System，簡(jiǎn)稱EOS），決定設(shè)備的成像精度和質(zhì)量， 進(jìn)而決定設(shè)備的性能。 作為電子束量測(cè)檢測(cè)領(lǐng)域的先行者、領(lǐng)跑者，東方晶源始終堅(jiān)持自主研發(fā)，不斷深化研發(fā)投入、加速技術(shù)創(chuàng)新步伐，致力于為客

  與非網(wǎng)編輯

  1835

  2024/08/21

  半導(dǎo)體工藝 電子束

  
• 碳化硅競(jìng)爭(zhēng)升級(jí)，中國(guó)企業(yè)施壓國(guó)際大廠

  作為第三代半導(dǎo)體材料的典型代表，碳化硅（SiC）與硅（Si）相比，擁有更加優(yōu)異的物理和化學(xué)特性，使得SiC器件能降低能耗20%以上，減少體積和重量30%~50%，可滿足中低壓、高壓、超高壓功率器件制備要求。SiC器件可廣泛應(yīng)用于電動(dòng)汽車、軌道交通、智能電網(wǎng)、通信雷達(dá)和航空航天等領(lǐng)域。

  半導(dǎo)體產(chǎn)業(yè)縱橫

  4147

  2024/07/12

  碳化硅 碳化硅襯底

  
• 工程師說(shuō) | 先進(jìn)半導(dǎo)體及其對(duì)更可持續(xù)未來(lái)的貢獻(xiàn)

  半導(dǎo)體已成為現(xiàn)代世界的重要組成部分，為從工業(yè)自動(dòng)化到智能手機(jī)再到電動(dòng)汽車的一切事物提供動(dòng)力。在瑞薩，我們的使命是開(kāi)發(fā)直接有助于建設(shè)更加可持續(xù)的未來(lái)的產(chǎn)品和解決方案。

  瑞薩電子

  1658

  2024/03/01

  半導(dǎo)體技術(shù) 半導(dǎo)體工藝

  
• 劍指12nm，英特爾與聯(lián)電結(jié)盟的五大利好

  據(jù)TrendForce集邦咨詢研究顯示，2023年Q3全球晶圓代工前十排名再度刷新，英特爾躋身第九，聯(lián)電排名第四。在全球半導(dǎo)體市場(chǎng)不斷擴(kuò)大和競(jìng)爭(zhēng)日益激烈的背景下，英特爾和聯(lián)電的抱團(tuán)不僅標(biāo)志著兩家想要在技術(shù)研發(fā)上取得突破，也預(yù)示了未來(lái)晶圓代工格局可能產(chǎn)生變化。

  半導(dǎo)體產(chǎn)業(yè)縱橫

  2836

  2024/02/07

  聯(lián)電 半導(dǎo)體工藝

  
• 實(shí)用技巧分享：為特定的模擬開(kāi)關(guān)構(gòu)建宏模型

  如何為特定的模擬開(kāi)關(guān)構(gòu)建不錯(cuò)的宏模型，以及如何獲取參數(shù)，為實(shí)現(xiàn)物理器件的多個(gè)不同的半導(dǎo)體工藝提供支持。本文將以工程師角度為您詳細(xì)介紹如何為特定的模擬開(kāi)關(guān)構(gòu)建不錯(cuò)的宏模型，以及如何獲取參數(shù)，為實(shí)現(xiàn)物理器件的多個(gè)不同的半導(dǎo)體工藝提供支持。

  亞德諾半導(dǎo)體

  1818

  2024/01/29

  模擬開(kāi)關(guān) 半導(dǎo)體工藝

  
• 半導(dǎo)體科普 | 半導(dǎo)體制造工藝——挑戰(zhàn)與機(jī)遇

  半導(dǎo)體元件制造涉及到一系列復(fù)雜的制作過(guò)程，將原材料轉(zhuǎn)化為成品元件，以應(yīng)用于提供各種關(guān)鍵控制和傳感功能應(yīng)用的需求。

  瑞薩電子

  3329

  2024/01/14

  半導(dǎo)體行業(yè) 半導(dǎo)體制造

  
• 半導(dǎo)體工藝的極限：1nm之戰(zhàn)

  從7nm到5nm，從5nm到3nm，半導(dǎo)體產(chǎn)業(yè)對(duì)于先進(jìn)工藝制程的追求永不停歇。2022年，當(dāng)臺(tái)積電宣布已經(jīng)掌握成功大量量產(chǎn)3nm鰭式場(chǎng)效電晶體制程技術(shù)后，1nm開(kāi)始一步步逼近。對(duì)于先進(jìn)工藝的掌握，意味著更高的性能、更頂尖的技術(shù)。從 3nm跨越到1nm，這其中面臨的技術(shù)挑戰(zhàn)猶如天塹。因此，1nm對(duì)于業(yè)界來(lái)說(shuō)也充滿著誘惑。

  半導(dǎo)體產(chǎn)業(yè)縱橫

  4406

  2023/12/05

  半導(dǎo)體工藝 1nm制程

  
• 使用半大馬士革工藝流程研究后段器件集成的工藝

  隨著技術(shù)推進(jìn)到1.5nm及更先進(jìn)節(jié)點(diǎn)，后段器件集成將會(huì)遇到新的難題，比如需要降低金屬間距和支持新的工藝流程。為了強(qiáng)化電阻電容性能、減小邊緣定位誤差，并實(shí)現(xiàn)具有挑戰(zhàn)性的制造工藝，需要進(jìn)行工藝調(diào)整。為應(yīng)對(duì)這些挑戰(zhàn)，我們嘗試在1.5nm節(jié)點(diǎn)后段自對(duì)準(zhǔn)圖形化中使用半大馬士革方法。我們?cè)趇mec生產(chǎn)了一組新的后段器件集成掩膜版，以對(duì)單大馬士革和雙大馬士革進(jìn)行電性評(píng)估。

  與非網(wǎng)編輯

  925

  2023/10/23

  泛林集團(tuán) 半導(dǎo)體工藝

  
• 全球電源第一梯隊(duì)廠商來(lái)了！看臺(tái)達(dá)如何助力半導(dǎo)體關(guān)鍵工藝再提速

  本期我們邀請(qǐng)到了臺(tái)達(dá)集團(tuán)中達(dá)電通的半導(dǎo)體行業(yè)經(jīng)理林波，先請(qǐng)林總和大家打個(gè)招呼，同時(shí)也向我們介紹一下臺(tái)達(dá)是一家什么樣的公司。

  芯片揭秘

  2832

  2023/10/23

  元器件 伺服驅(qū)動(dòng)器

  
• 濕法化學(xué)腐蝕

  濕法腐蝕在半導(dǎo)體工藝?yán)锩嬲加泻苤匾囊粔K。不懂化學(xué)的芯片工程師是做不好芯片工藝的。正常一些的腐蝕Sio2等氧化層工藝，也有許多腐蝕銅、Al、Cr、Ni等金屬層工藝。有時(shí)還需要做一些晶圓的返工程序，如何配置王水、碘化物溶液等。相對(duì)于真空設(shè)備，成形穩(wěn)定的工藝參數(shù)來(lái)講，化學(xué)間才是考驗(yàn)芯片工程師的主要場(chǎng)地。

  芯片工藝技術(shù)

  1719

  2023/08/30

  半導(dǎo)體工藝 芯片工藝

  
• 半導(dǎo)體工藝，繼續(xù)撒幣

  SoC設(shè)計(jì)項(xiàng)目的經(jīng)濟(jì)因素十分復(fù)雜，但影響總體成本的基本因素有五個(gè)：內(nèi)容庫(kù)、EDA工具、制造代工、時(shí)間和生產(chǎn)前訂單預(yù)測(cè)。設(shè)計(jì)芯片的成本隨工藝進(jìn)一步先進(jìn)而飆升，進(jìn)入5nm工藝可能達(dá)到5.4億美元。因此，計(jì)算芯片成本并非簡(jiǎn)單事，需要在高效晶圓使用和研發(fā)之間平衡。

  老石

  1218

  2023/08/04

  2nm工藝 半導(dǎo)體工藝

  
• 科普分享 | 半導(dǎo)體加工技術(shù)的歷史、趨勢(shì)和演變

  半導(dǎo)體技術(shù)工藝節(jié)點(diǎn)是衡量芯片晶體管和其他組件尺寸的標(biāo)準(zhǔn)。這些年來(lái)，節(jié)點(diǎn)的數(shù)量一直在穩(wěn)步增加，導(dǎo)致計(jì)算能力也相應(yīng)增加。一般來(lái)說(shuō)，工藝節(jié)點(diǎn)越小，特征尺寸越小，晶體管越小，速度越快，越節(jié)能。

  瑞薩電子

  2346

  2023/07/29

  半導(dǎo)體技術(shù) 半導(dǎo)體工藝

  
• 中國(guó)半導(dǎo)體特色工藝的機(jī)會(huì)來(lái)了

  總體來(lái)看，當(dāng)下的晶圓代工業(yè)，有兩類代工廠，一類專注于數(shù)字技術(shù)，以滿足行業(yè)對(duì)存儲(chǔ)、CPU和邏輯芯片的代工需求，這類多采用先進(jìn)制程工藝，目標(biāo)是實(shí)現(xiàn)更小的節(jié)點(diǎn)尺寸和更高的運(yùn)算能力，其產(chǎn)品生命周期較短，因?yàn)橹瞥坦?jié)點(diǎn)在不斷演進(jìn)。

  半導(dǎo)體產(chǎn)業(yè)縱橫

  1743

  2023/07/07

  晶圓代工 半導(dǎo)體工藝

  
• 使用虛擬實(shí)驗(yàn)設(shè)計(jì)加速半導(dǎo)體工藝發(fā)展

  實(shí)驗(yàn)設(shè)計(jì)(DOE)是半導(dǎo)體工程研發(fā)中一個(gè)強(qiáng)大的概念，它是研究實(shí)驗(yàn)變量敏感性及其對(duì)器件性能影響的利器。如果DOE經(jīng)過(guò)精心設(shè)計(jì)，工程師就可以使用有限的實(shí)驗(yàn)晶圓及試驗(yàn)成本實(shí)現(xiàn)半導(dǎo)體器件的目標(biāo)性能。然而，在半導(dǎo)體設(shè)計(jì)和制造領(lǐng)域，DOE（或?qū)嶒?yàn)）空間通常并未得到充分探索。相反，人們經(jīng)常使用非常傳統(tǒng)的試錯(cuò)方案來(lái)挖掘有限的實(shí)驗(yàn)空間。這是因?yàn)樵诎雽?dǎo)體制造工藝中存在著太多變量，如果要充分探索所有變量的可能情況，需要極大的晶圓數(shù)量和試驗(yàn)成本。在這種情況下，虛擬工藝模型和虛擬DOE可謂是探索巨大潛在解空間、加速工藝發(fā)展的同時(shí)減少硅實(shí)驗(yàn)成本的重要工具。本文將說(shuō)明我們?cè)诟呱顚挶韧祖u填充工藝中，利用虛擬DOE實(shí)現(xiàn)了對(duì)空隙的有效控制和消除。示例中，我們使用原位沉積-刻蝕-沉積 (DED) 法進(jìn)行鎢填充工藝。

  與非網(wǎng)編輯

  2084

  2023/04/17

  半導(dǎo)體制造 半導(dǎo)體工藝
• 助力提升芯片質(zhì)量和產(chǎn)量，半導(dǎo)體工藝監(jiān)測(cè)中的光譜應(yīng)用

  根據(jù)檢測(cè)工藝所處的環(huán)節(jié)，IC集成電路檢測(cè)被分為設(shè)計(jì)驗(yàn)證、前道量檢測(cè)和后道檢測(cè)。前道量測(cè)、檢測(cè)均會(huì)用到光學(xué)技術(shù)和電子束技術(shù)，其中光學(xué)量測(cè)通過(guò)分析光的反射、衍射光譜間接進(jìn)行測(cè)量，其優(yōu)點(diǎn)是速度快、分辨率高、非破壞性。

  與非網(wǎng)編輯

  2016

  2022/09/15

  ic集成電路 光譜儀
• Atonarp Aston Impact 計(jì)量平臺(tái)開(kāi)始向韓國(guó)半導(dǎo)體 FAB 批量出貨

  Atonarp，半導(dǎo)體工藝控制原位實(shí)時(shí)高靈敏度計(jì)量領(lǐng)域的領(lǐng)頭企業(yè)，在全球范圍內(nèi)正式發(fā)布并銷售其 Aston 平臺(tái)。這是 Atonarp 公司全球發(fā)展進(jìn)程中的一座重要里程碑。

  與非網(wǎng)編輯

  132

  2022/04/06

  半導(dǎo)體制造 半導(dǎo)體工藝

正在努力加載...