時序收斂

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

時序收斂（英語：Timing closure）是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設(shè)計過程中，調(diào)整、修改設(shè)計，從而使得所設(shè)計的電路滿足時序要求的過程。

時序收斂（英語：Timing closure）是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設(shè)計過程中，調(diào)整、修改設(shè)計，從而使得所設(shè)計的電路滿足時序要求的過程。收起

查看更多
暫無相關(guān)內(nèi)容，為您推薦以下內(nèi)容

正在努力加載...