Multi-Die

• 帶寬提升25%！新思科技40G UCle IP，助力高性能Multi-Die設(shè)計(jì)

  為了確保Multi-Die設(shè)計(jì)成功，通用芯粒互連技術(shù)（UCIe）規(guī)范應(yīng)運(yùn)而生。它通過提升互操作性、降低延遲、實(shí)現(xiàn)異構(gòu)裸片間相互通信等方式，簡(jiǎn)化了Multi-Die設(shè)計(jì)中的Die-to-Die連接。

  新思科技

  823

  02/18 11:20

  UCIe Multi-Die
• 2025年，Multi-Die技術(shù)將被50%新型 HPC芯片所采用

  過去幾十年來，單片芯片一直是推動(dòng)技術(shù)進(jìn)步的主力。但就像工業(yè)革命期間，役畜被更高效強(qiáng)大的機(jī)器所取代一樣，半導(dǎo)體行業(yè)如今也處于類似變革的階段。Multi-Die和基于小芯片的設(shè)計(jì)，即將多個(gè)專用芯片集成在單個(gè)封裝中或?qū)⒓呻娐反怪倍询B，有望帶來比單片芯片更高的性能和靈活性，能夠滿足高性能計(jì)算（HPC）以及AI驅(qū)動(dòng)的工作負(fù)載對(duì)處理能力永無止境的需求。但是，要開發(fā)這些先進(jìn)的芯片設(shè)計(jì)，需要極其雄厚的資金和前沿的研發(fā)能力。

  新思科技

  1360

  02/17 16:45

  HPC芯片 Multi-Die

正在努力加載...