五種不同的IC異構(gòu)集成封裝方式

系統(tǒng)級芯片（SoC）通過減小特征尺寸，將具有不同功能的集成電路（如中央處理器（CPU）、圖形處理器（GPU）、內(nèi)存等）集成到單個芯片中，用于系統(tǒng)或子系統(tǒng)。然而，減小特征尺寸以制造SoC變得越來越困難和昂貴。芯片設計與異構(gòu)集成封裝為SoC提供了替代方案。

至少有五種不同的芯片設計與異構(gòu)集成封裝方式，分別是：（1）芯片分區(qū)異構(gòu)集成（受成本和技術(shù)優(yōu)化驅(qū)動）；（2）芯片分割異構(gòu)集成（受成本和半導體制造產(chǎn)量驅(qū)動）；（3）多系統(tǒng)與薄膜層直接在層壓封裝基板上的異構(gòu)集成；（4）多系統(tǒng)與無TSV（硅通孔）中介層的異構(gòu)集成（2.3D IC集成）；（5）多系統(tǒng)與TSV中介層的異構(gòu)集成（2.5D和3D IC集成）。

在芯片分區(qū)異構(gòu)集成中，如下圖所示，SoC的邏輯和輸入/輸出功能被分區(qū)為邏輯和輸入/輸出芯片模塊。這些芯片模塊可以通過前端CoW（chip-on-wafer）或WoW（wafer-on-wafer）方法堆疊（集成），然后通過異構(gòu)集成技術(shù)在單個封裝基板上進行組裝（集成）。需要強調(diào)的是，前端芯片模塊的集成可以產(chǎn)生更小的封裝面積和更好的電氣性能，但這是可選的。例如，AMD的EPYC于2019年出貨，英特爾的Lakefield于2020年出貨。

在芯片分割異構(gòu)集成中，如下圖所示，SoC（如邏輯部分）被分割為更小的芯片模塊（如邏輯1、邏輯2和邏輯3）。這些芯片模塊可以通過前端CoW或WoW方法堆疊（集成），然后通過異構(gòu)集成技術(shù)在單個封裝基板上進行組裝。同樣，芯片模塊的前端集成是可選的。例如，Xilinx的FPGA于2013年出貨，AMD的EPYC于2019年出貨，英特爾的Lakefield于2020年出貨。

在多系統(tǒng)與薄膜層直接在層壓封裝基板上的異構(gòu)集成（2.1D IC集成）中，如下圖（c）所示，SoC（如CPU、邏輯和高帶寬存儲器）由帶有薄膜層的層壓封裝基板支持。這受性能和外形尺寸驅(qū)動，用于高密度和高性能應用。然而，由于層壓封裝基板的平整度，薄膜層的產(chǎn)量損失非常高，因此目前尚未大規(guī)模生產(chǎn)。

在多系統(tǒng)與無TSV中介層的異構(gòu)集成中，如上圖（d）所示，SoC（如CPU、邏輯和高帶寬存儲器）由細金屬線/間距RDL基板（有機中介層）支持，然后位于層壓封裝基板上（2.3D IC集成）。這受性能和外形尺寸驅(qū)動，用于高密度和高性能應用。該技術(shù)目前小規(guī)模生產(chǎn)，并將從2.5D IC集成中搶占部分市場份額。

在多系統(tǒng)與TSV中介層的異構(gòu)集成（2.5D/3D IC集成）中，如上圖（e）所示，SoC（如CPU、邏輯和高帶寬存儲器）由被動（2.5D）或有源（3D）TSV中介層支持，然后位于層壓封裝基板上。這受性能和外形尺寸驅(qū)動，用于極高密度和高性能應用。自2013年以來，Xilinx、AMD、英特爾、NVidia、富士通、Graphcore等公司已出貨采用該技術(shù)的產(chǎn)品。未來，該技術(shù)將更多地用于極高性能、高密度和高帶寬產(chǎn)品。

SoC的芯片微縮將繼續(xù)存在。芯片設計與異構(gòu)集成封裝為SoC提供了替代方案，特別是對于大多數(shù)公司無法負擔的先進節(jié)點（更小的特征尺寸）。此外，芯片設計與異構(gòu)集成封裝可能會降低產(chǎn)品的半導體制造成本。

加入星球，探索芯知