• 正文
    • 文檔簡介?
    • 原理圖設(shè)計?
    • 小系統(tǒng)配置PIN說明
    • 電源系統(tǒng)設(shè)計?
    • FLASH設(shè)計?
    • USB電路設(shè)計?
    • 觸摸屏電路設(shè)計?
    • 調(diào)試階段必看
    • PCB設(shè)計?
    • EMC 設(shè)計?
  • 附件下載
  • 相關(guān)推薦
申請入駐 產(chǎn)業(yè)圖譜

V821 硬件設(shè)計指南

05/15 08:20
285
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

文檔簡介?

本文檔主要介紹V821芯片在IPC/門鎖應(yīng)用方案設(shè)計中的原理圖和PCB設(shè)計要點以及細(xì)則，旨在指導(dǎo)客戶設(shè)計，提高產(chǎn)品設(shè)計的可靠性以及降低產(chǎn)品的設(shè)計成本，保證設(shè)計質(zhì)量，幫助客戶縮短產(chǎn)品量產(chǎn)周期。同時請使用全志科技發(fā)布的核心模塊的模板，保證產(chǎn)品的性能和可靠性。

原理圖設(shè)計?

方案概述?

V821芯片介紹?

V821是一顆面向智能視覺領(lǐng)域推出的新一代高性能、低功耗的處理器SoC，可廣泛用于電池門鈴、智能門鎖、智能考勤門禁、網(wǎng)絡(luò)攝像頭等智能化升級相關(guān)行業(yè)。

  • V821集成RSIC-V大核CPU0 @1.2GHz&小核CPU1@600MHz。
  • V821內(nèi)置16-bit DDR2 最高速率533MHz（528M@24MHz晶體，520M@40MHz晶體），能夠滿足多種應(yīng)用算力及帶寬需求。
  • 內(nèi)置全志最新一代 Smart 視頻引擎，最大支持2M@25fps H.265編碼和2M@60fps JPEG編解碼，采用全新一代高性能 ISP 圖像處理器，在2D降噪、3D降噪、HDR、邊緣增強等各方面達到業(yè)內(nèi)主流水平，可為客戶提供專業(yè)級圖像質(zhì)量。
  • 支持DVP以及2-lane MIPI CSI（可拆分為2套1lane）豐富的視頻輸入接口，最大可支持3路（2*1LAN+DVP）攝像輸入。
  • 支持 8bit Serial RGB & 8bit MCU & DBI 輸出接口，滿足各類AI視覺產(chǎn)品顯示需求；
  • 集成 IR-CUT 以及豐富的外設(shè)接口 3xTWI/4xUART/SDIO2.0/3xSPI/3xGPADC/USB2.0/I2S/DMIC 等，極大地提高了產(chǎn)品擴展能力。
  • 全志配套提供穩(wěn)定、易用的 Linux SDK 和軟硬件參考設(shè)計，簡化系統(tǒng)方案設(shè)計，降低BOM成本，能夠支撐客戶如IPC/門鎖等產(chǎn)品快速量產(chǎn)。

V821方案介紹?

V821芯片方案系統(tǒng)框圖，如圖所示

image-20250319143801791

IPC/門鎖方案主要包括主芯片電路，攝像頭電路、顯示電路、Wi-Fi電路、音頻電路、存儲電路以及電源系統(tǒng)。V821硬件系統(tǒng)組成說明如下表所示：

小系統(tǒng)設(shè)計電路

V821 CPU小系統(tǒng)包括時鐘系統(tǒng)，系統(tǒng)配置PIN和DEBUG部分組成。

時鐘系統(tǒng)信號PIN說明

V821 硬件系統(tǒng)包含DCXO/32K 兩個時鐘，對應(yīng)時鐘信號和對應(yīng)電源說明如下表所示。

小系統(tǒng)配置PIN說明

信號名 信號說明 應(yīng)用說明
PC8(BOOT-SEL0) 啟動介質(zhì)配置（內(nèi)部默認(rèn)上拉，上拉電阻為15K） BOOT_SEL[1:0]：
00：
SPI0_NAND > NOR_Quad_SPI(PC6—PC11) > NOR_Dual_SPI(PC8—PC11) > NOR_Standard_SPI(PC8—PC11) > SDC1(PD1—PD6) > USB
01：
NOR_Quad_SPI(PC6—PC11) > NOR_Dual_SPI(PC8—PC11) > NOR_Standard_SPI(PC8—PC11) > SPI0_NAND > SDC1(PD1—PD6) > USB
10：
SDC0(PC0—PC5) > SPI0_NAND(PC0—PC5) > NOR_Quad_SPI (PC6—PC11)> NOR_Dual_SPI(PC8—PC11) > NOR_Standard_SPI(PC8—PC11) > SDC1(PD1—PD6) > USB
11（默認(rèn)）：
SDC0(PC0—PC5) >NOR_Quad_SPI(PC6—PC11) > NOR_Dual_SPI(PC8—PC11) > NOR_Standard_SPI(PC8—PC11) > SPI0_NAND > SDC0(PC6—PC11) > SDC1(PD1—PD6) > USB
PC11(BOOT-SEL1) 啟動介質(zhì)配置（內(nèi)部默認(rèn)上拉，上拉電阻為15K）
JTAG-SEL JTAG 配置 1: 軟件可選擇JTAG功能從PC（Default）或PD口出
0: 強制JTAG功能從PC口出
FEL 燒寫程序升級PIN 上電低電平進入燒寫模式，開發(fā)量產(chǎn)燒寫時用到
TEST IC 測試模式PIN 浮空
PMC PMC_EN0 時序控制信號
PMC_EN1 時序控制信號(電池版本)
PMC_EN2 時序控制信號(電池版本)
  • 用戶需要根據(jù)啟動介質(zhì)類型正確配置啟動方式，BOOT-SEL PIN IO初始為內(nèi)部PULL-UP上拉，通過外接4.7K電阻到地為低電平。
  • TEST，實際應(yīng)用浮空處理，禁止引出一段浮空走線。
  • FEL/GPADC模塊信號接按鍵時要接1nF去抖動電容，請勿刪除或者更改為其他容值。
  • LDOA 輸出1.8V，可以給SoC 1.8V 供電，也可給外設(shè)供電，供電能力限制在200mA以內(nèi)，若有任何疑問請聯(lián)系全志FAE。
  • LDOB 輸出2.8V，可以給SoC 2.8V 供電，也可給外設(shè)供電，供電能力限制在100mA以內(nèi)，若有任何疑問請聯(lián)系全志FAE。

時鐘電路?

主時鐘電路

V821M2-WXX/L2-WXX芯片由于內(nèi)置Wi-Fi，所以默認(rèn)使用40M晶振，保證RF性能最優(yōu)。另外可選配24M晶振。

  • DCXO模塊的使用方案必須參照標(biāo)案原理圖進行設(shè)計。
  • 外掛匹配電容大小根據(jù)晶振規(guī)格和PCB而定，要求匹配電容+SoC PIN電容+板級雜散電容總值等于晶振規(guī)格要求的負(fù)載電容大小,目前推薦晶振負(fù)載電容15PF，匹配電容10PF。
  • 串接0R電阻需要預(yù)留，可能會用于后期調(diào)試振蕩幅度（默認(rèn)不需要調(diào)）。
  • 系統(tǒng)時鐘還可以直接由外部的晶振電路產(chǎn)生時鐘，通過XOUT腳輸入（僅作為調(diào)試用）。

image-20250319132726045

注意

晶振參數(shù)不得隨意更改，需保證晶體自身負(fù)載電容、外掛匹配電容、PCB走線負(fù)載電容三者匹配。

RTC時鐘電路

芯片內(nèi)置RTC模塊，對RTC時間精度要求高場景需要外掛32.768K晶振振蕩器與內(nèi)部反饋電路組成時鐘發(fā)生電路。設(shè)計建議如下：

  • SoC內(nèi)置的RTC模塊帶有校準(zhǔn)功能，為確保每天時鐘誤差不超過一秒，建議使用32.768KHZ±20PPM晶振。
  • 外掛匹配電容大小根據(jù)晶振規(guī)格和PCB而定，要求匹配電容+板級雜散電容總值等于晶振規(guī)格要求的負(fù)載電容大小，目前推薦晶振負(fù)載電容為12.5pF，外掛匹配電容為18pF，防止低溫不起振。
  • X32KIN/X32KOUT之間并接的預(yù)留電阻，必須保留，用于對頻率微調(diào)。

image-20250319132909143

注意
  • 晶振參數(shù)不得隨意更改，需保證晶體自身負(fù)載電容、外掛匹配電容、PCB走線負(fù)載電容三者匹配。
  • RTC時在固定分頻模式，計時精度主要取決于外置晶體，請綜合考慮晶體頻率誤差、溫度漂移等因素，選擇合適的晶體；
  • 對計時精度要求較嚴(yán)格的產(chǎn)品，建議選擇外置高精度集成RTC。

電源系統(tǒng)設(shè)計?

V821 電源系統(tǒng)架構(gòu)介紹?

V821電源供電系統(tǒng)主要由DCDC/LDO組成。

image-20250319133113217

V821方案電源設(shè)計說明如下：

  • 為確保V821部分模塊在BOOT階段要求上電的需求，請不要改變各路電源所使用的LDO和DCDC。
  • 電源POWER TREE 設(shè)計按照標(biāo)案默認(rèn)分配進行設(shè)計，避免因電源改動增加產(chǎn)品部分場景功耗，同時也增加軟件適配工作量。
  • 對于合并在一起供電的部分SoC 模塊電源，已經(jīng)經(jīng)過系統(tǒng)驗證測試，不能隨意更換搭配，避免導(dǎo)致系統(tǒng)不穩(wěn)定，如VCC-3V3 等。
  • DCDC1/DCDC2/DCDC3電感參考值為：感量為2.2uH，要求此路最大電流不超過電感飽和電流的80%，直流電阻小于100毫歐。
  • DCDC3(VCC-DRAM) 給DDR供電，初始上電值為1.5V，由硬件根據(jù)調(diào)節(jié)反饋電阻值輸出1.5V/1.8V。
  • VBAT可直接給VBAT_RTC供電，參考設(shè)計只是預(yù)留LDO1給VBAT_RTC 供電，默認(rèn)為常供電狀態(tài)。
  • V821系統(tǒng)復(fù)位信號AP-RESET由內(nèi)部復(fù)位產(chǎn)生。
  • VCC-PL有1.8V 和3.3V 兩種電壓，PL0、PL1固定電平1.8V，P2-PL7默認(rèn)電平3.3V，可配置為1.8V。
  • V821自帶一LDOA-1.8V(3.3V轉(zhuǎn)1.8V)，LDOA可以給系統(tǒng)1.8V 供電，但不建議超過200mA，設(shè)計時請預(yù)留外掛LDO2-1.8V，根據(jù)產(chǎn)品實測發(fā)熱情況確定是否使用LDOA。
  • V821自帶一LDOB-2.8V(3.3V轉(zhuǎn)2.8V)，LDOB主要給攝像頭SENSOR 2.8V 供電，但不建議超過100mA，設(shè)計時請預(yù)留外掛LDO4-2.8V，根據(jù)產(chǎn)品實測發(fā)熱情況確定是否使用LDOB。

V821 上下電時序介紹?

V821 (SoC帶PMC)上電時序描述如下：

  • VCC-DRAM,VBAT_RTC,VCC33-PMU&VCC33-PC可一上電；
  • 其他電源需等到VDD_SYS穩(wěn)定之后上電，VCC18_RTC不晚于VCC_DRAM上電；

各路電源上電步驟如表所示。

電源 電壓 上電步驟
VCC_DRAM 1.5V/1.8V 1
VBAT_RTC 3.3V~4.2V 1
VCC33-PMU&VCC33-PC 3.3V 1
VCC18-RTC，VCC-DCXO 1.8V 2
VDD-SYS 0.9V 3
40M or 24M CLK - 4
VCC18-LDO 1.8V 5

V821上電時序要求如下圖所示。

image-20250319133340886

Parameters Description Min Typ Max Unit
T0 Delay from VBAT-RTC/VCC33-PMU start ramp-up to VCC18-RTC/VCC-DCXO stable 80 - - us
T1 Delay from VCC18-RTC/VCC-DCXO stable to PMC-EN0 enabled 2.5 - 3.5 ms
T2 Delay from VDD-SYS stable to DCXO stable 0 - - ms
T3 Delay from VDD-SYS stable to VCC18-LDO start ramp-up 25.0 - 35.0 ms
T4 VCC18-LDO settle time 50 - 150 us

V821下電時序描述如下：

  • SoC接收到下電指令后，SoC拉低內(nèi)部Reset信號，其他電源域同時下電，每路電的下降時間由電源的負(fù)載決定。

V821 下電時序要求如下圖所示

image-20250319133601935

SoC端電源質(zhì)量要求?

V821 SoC 端電源精度和紋波噪聲要求如下表所示。

序號 電源名稱 電壓精度 紋波要求 噪聲要求
1 AVCC 1.8V± 2% <1.5% <2.5%
3 VCC33-USB 3.3V± 10% <5% <10%
4 VCC18-MCSI/VCC18-PA 1.8V± 5% <1.5% <2.5%
5 VBAT-RTC 3.3~4.2V <5% <10%
6 VCC33-RF 3.3V± 10% <5% <10%
7 VCC15-ANA 1.5V± 5%1.8V± 5% <5% <10%
8 VCC15-TX 1.5V± 5%1.8V± 5% <5% <10%
9 VCC33-PC/VCC33-PD 3.3V± 10% <5% <10%
10 VDD-SYS 0.9~1V <5% <5%
11 VCC-DRAM 1.5V± 5%1.8V± 5% <100mV <100mV

V821 SoC 電源電容設(shè)計?

V821 SoC 端各電源建議容值如下：

  • 系統(tǒng)SYS包含了ISP/VE/NNA模塊，采用獨立電源域供電，一般不進行調(diào)壓，VDD-SYS至少要有一個10uF以上的電容靠近SoC正下方放置，VDD-SYS紋波噪聲嚴(yán)格控制在80mV以內(nèi)，并保證電壓不低于頻率要求的最低電壓值，具體參照《CPU頻率電壓對應(yīng)表》。
  • VBAT-RTC電源外掛100nF電容，VCC18-RTC（內(nèi)部LDO轉(zhuǎn)化而來給晶振供電的電源）電源外掛1uF電容，靠引腳放置；
  • VCC18-MCS&VCC-PA電源外掛100nF電容，靠引腳放置；
  • VCC33-PC/VCC33-PD電源外掛10uF電容，靠引腳放置；
  • VCC33-USB等GPIO電源外掛100nF電容，靠引腳放置；
  • VCC-RF電源外掛100nF電容，VCC15-ANA/VCC15-TX電源外掛1uF電容，靠引腳放置；
  • AVCC等電容參照音頻電路設(shè)計章節(jié)。
  • LDOA 電源輸出需要外掛2.2uF電容，靠引腳放置，若實際方案中未使用此LDOA，則電容可NC。
  • LDOB 電源輸出需要外掛10uF、2.2uF和100nF電容，靠引腳放置，若實際方案中未使用此LDOB，則電容可NC。

SYS電源推薦電容組合如圖所示。

image-20250319133725351

注意

數(shù)字低壓供電VDD-SYS、VCC-DRAM等電源涉及到系統(tǒng)穩(wěn)定和可靠性，電源電容必須按照標(biāo)案原理圖和PCB設(shè)計。設(shè)計完成時需重點檢查這幾個數(shù)字模塊PCB走線以及電容擺放位置，產(chǎn)品測試時檢查這幾路供電電源紋波是否滿足紋波要求。

FLASH設(shè)計?

V821 支持SPI/eMMC，當(dāng)使用不同介質(zhì)時，需要正確配置BOOT-SEL，具體參照系統(tǒng)配置章節(jié)。

SPI設(shè)計說明如下：

信號名 內(nèi)置上下拉 應(yīng)用說明
SPI-MISO NA 直連
SPI-MOSI NA 直連
SPI-CLK NA 在SoC端串接33R電阻
SPI-CS 內(nèi)置15K上拉 直連，外部預(yù)留上拉電阻到VCC33-PC，默認(rèn)使用內(nèi)部上拉
SPI-WP 內(nèi)置15K上拉 直連，外部預(yù)留上拉電阻到VCC33-PC，默認(rèn)使用內(nèi)部上拉
SPI-HOLD 內(nèi)置15K上拉 直連，外部預(yù)留上拉電阻到VCC33-PC，默認(rèn)使用內(nèi)部上拉

SPI參考設(shè)計見圖所示。

image-20250319133842858

EMMC設(shè)計說明如下：

  • 如果使用eMMC 5.0 及5.0以上的片子，則eMMC的PIN T5和H6需要通過0R電阻到地，V821 芯片集成了eMMC-DS 下拉電阻，eMMC-DS信號線下拉電阻可NC處理。而其他非eMMC5.0/5.1的片子，則eMMC的PIN T5和H6 R5的下拉電阻需要NC。具體可參照eMMC datasheet作處理。

EMMC 上下拉匹配設(shè)計推薦如表所示。

信號名 內(nèi)置上下拉 應(yīng)用說明
eMMC-D[0:3] NA 直連
eMMC-CLK NA 在SoC端串接33R電阻
eMMC-CMD 內(nèi)置15K上拉 直連，外部預(yù)留上拉電阻到VCC33-PC，默認(rèn)使用內(nèi)部上拉
eMMC-RST 內(nèi)置15K上拉 直連，外部預(yù)留上拉電阻到VCC33-PC，默認(rèn)使用內(nèi)部上拉
eMMC-DS 內(nèi)置15K下拉 直連，外部預(yù)留下拉電阻到地，默認(rèn)使用內(nèi)部下拉

eMMC參考設(shè)計見圖所示。

image-20250319133932076

注意

eMMC、SPI NOR、SPI NAND選型請參考客戶服務(wù)平臺物料庫內(nèi)對應(yīng)推薦選型表，必須選用支持列表里V821平臺支持的型號。

SD Card 電路設(shè)計?

V821 PC 口支持 SD2.0 協(xié)議。

  • 電路設(shè)計建議如下：
    • CMD信號內(nèi)部可以通過15K電阻上拉到PF口電壓，也可使用外部上拉電阻。
    • SDC0-DET卡檢測信號可以使用內(nèi)部15K電阻上拉，也可使用外部上拉電阻。
  • 卡檢測也可以用SDC0-D3的下拉1MR電阻作為卡檢測。
  • CLK信號串接33R電阻，若CLK上并接電容，容值不能超過5pF。
  • VCC-CARD 建議使用CMOS開關(guān)控制電路，避免插入壞卡時將系統(tǒng)電源拉低，同時遇到靜電問題時可執(zhí)行Card掉電復(fù)位功能，開關(guān)電路后級建議加上對地10K泄放電阻，軟件控制card掉電時需保持200mS以上。如果為了降低產(chǎn)品成本，建議改為串接1R~2.2R電阻。
  • CMD/CLK及DATA線上并接的TVS，根據(jù)實際情況選擇是否需要貼片，TVS容值不宜超過10pF。
  • 卡檢測SDC0-DET信號串接1K電阻，提高ESD性能。

CARD IO 供電SoC內(nèi)部實現(xiàn)的參考設(shè)計如圖所示。

image-20250319134129184

USB電路設(shè)計?

V821有1套USB接口，USB0具有OTG功能，在產(chǎn)品功能定義上需要注意區(qū)別。

  • V821 SoC USB 的USB 模塊有兩路供電，分別為VCC-USB 和VDD09-USB，供電說明如下：
  • 超級待機需要支持USB 喚醒時，VCC33-USB和VDD-SYS 供電不能關(guān)閉，VCC33-USB采用DCDC1-3V3供電，VDD-SYS采用DCDC2-0V9供電，此時USB-5V 也不能關(guān)閉。具體參照標(biāo)案設(shè)計。
  • USB0座子上的ID 信號為OTG 檢測信號，需要增加上拉電阻到對應(yīng)IO電壓。若ID檢測為低，則主控識別為USB外設(shè)接入，USB0工作為Host模式。反之USB0工作在Device模式。
  • ID信號到SoC端的GPIO 串接1K~1.5K電阻提升ESD性能。
  • D+/D-信號線為高速信號線，并接的TVS要求低容值，否則影響數(shù)據(jù)傳輸，以小于4pF為宜。
  • USB電源限流器件EN使能管腳加下拉電阻，默認(rèn)關(guān)閉，只有作為HOST，為外部設(shè)備供電時才打開。

USB推薦電路如圖所示。

image-20250319134228761

顯示屏電路設(shè)計?

V821支持Serial RGB/I8080（僅V821L2-WXX支持RGB/I8080）、SPI屏接口，設(shè)計建議如下：

  • 產(chǎn)品設(shè)計時請根據(jù)具體的LCD規(guī)格選用相關(guān)的參考電路設(shè)計，RGB 接口供電按照屏規(guī)格參數(shù)進行調(diào)整。
  • LCD的IO電壓與AP端的控制IO電壓是否一致，若不一致，注意做電平匹配處理，如LCD-RST 信號。
  • RGB接口的數(shù)據(jù)線和控制線上串接33R電阻，LCD-CLK串接33R電阻，靠近SoC擺放，并且預(yù)留對地電容，靠近接口擺放，減少信號反射，方便解決EMI問題。
  • RGB接口LCD-RST信號建議預(yù)留對1nf電容，靠近接口擺放。
  • LED背光電路中肖特基二極管建議選擇反向擊穿電壓比背光IC OVP電壓大的，這樣可以避免出現(xiàn)在未接屏負(fù)載下燒壞二極管的現(xiàn)象。
  • LED背光電路中輸出電容的耐壓值要大于背光IC OVP電壓，推薦選用耐壓值為50V的濾波電容。
  • 推薦使用一個LCD-PWM信號接背光IC（EN管腳支持PWM調(diào)節(jié)）實現(xiàn)背光亮度調(diào)節(jié)和開關(guān)屏。PWM頻率建議20Khz以上推薦50Khz（避開音頻頻率），LED背光IC的EN腳，需要加下拉電阻，防止上電過程中IO有毛刺出現(xiàn)屏閃現(xiàn)象。
  • 背光IC 的FB 端對地的限流電阻選用1%精度的電阻，封裝的選用需滿足電路的功率需求。

RGB背光電路參考設(shè)計如圖所示。

image-20250319134328133

RGB Serial RGB/CPU屏各種類型接口 mapping 關(guān)系如圖所示。

image-20250319134343129

8/9/16 bit CPU屏接法說明如表所示。

SoC PIN SRGB 16bit-CPU（不帶TE） 9bit-CPU（不帶TE） 8bit-CPU（不帶TE） 16bit-CPU（帶TE） 9bit-CPU（帶TE） 8bit-CPU（帶TE）
LCD-VSYNC LCD-VSYNC LCD-CS LCD-CS LCD-CS TE TE TE
LCD-HSYNC LCD-HSYNC LCD-RD LCD-RD LCD-RD LCD-RD LCD-RD LCD-RD
LCD-CLK LCD-DCLK LCD-WR LCD-WR LCD-WR LCD-WR LCD-WR LCD-WR
LCD-DE LCD-DE LCD-RS LCD-RS LCD-RS LCD-RS LCD-RS LCD-RS
GPIO / / / / CS CS CS
LCD-PWM LCD-PWM LCD-PWM LCD-PWM LCD-PWM LCD-PWM LCD-PWM LCD-PWM
LCD-RST LCD-RST LCD-RST LCD-RST LCD-RST LCD-RST LCD-RST LCD-RST

8bit 帶TE信號CPU 屏參考設(shè)計如圖所示。

image-20250319134536855

SPI屏支持以下幾種模式：

3線1 Data 3線2 Data 4線1 Data 4線2 Data 2 Data Lane
DBI-CSX DBI-CSX DBI-CSX DBI-CSX DBI-CSX
/ / DBI-DCX DBI-DCX /
DBI-SCLK DBI-SCLK DBI-SCLK DBI-SCLK DBI-SCLK
DBI-SDA DBI-SDO DBI-SDA DBI-SDO DBI-SDA
/ DBI-SDI / DBI-SDI WRX
DBI-TE DBI-TE DBI-TE DBI-TE DBI-TE

DBI接口與SPI1復(fù)用關(guān)系：

DBI SPI
DBI-CSX SPI1-CS
DBI-SCLK SPI1-CLK
DBI-SDO/SDA SPI1-MOSI
DBI-SDI(WRX)/TE/DCX SPI1-MISO
DBI-DCX/WRX SPI1-HOLD
DBI-TE SPI1-WP

觸摸屏電路設(shè)計?

觸摸屏設(shè)計要點如下：

  • 使用V821芯片的TWI1與觸摸屏進行通訊，此套TWI不建議與其他設(shè)備通訊。
  • TWI上拉到VCC-IO，CTP-INT/CTP-RST 上拉到VCC33-PD。
  • 注意確認(rèn)觸摸屏上的RESET信號上是否有對地1nf~100nf電容，若無電容，則觸摸屏靜電可能會比較差。

攝像頭電路設(shè)計?

V821支持一套MIPI-CSI 2lane 接口（支持拆分2套1lane MIPI-CSI接口）和1套并口CSI，其中MIPI-CSI從PA口引出，并口CSI從PD口引出，通過專用轉(zhuǎn)接子板可支持雙目攝像頭輸入。

并口CSI設(shè)計注意事項如下：

  • 注意根據(jù)SENSOR 的IO電平確定VCC-PA 的電壓。
  • 其他Sensor控制信號，如TWI/RESET/PWRDN等，建議使用PA口。當(dāng)使用其他IO口時，主要電平匹配，當(dāng)電平不一致時，需加電阻分壓或者電平轉(zhuǎn)換電路。
  • MCLK 建議靠近座子端預(yù)留NC 電容，靠近SoC 端串接33R 電阻，用于降低時鐘信號的EMI。
  • SENSOR端的PCLK靠近SENSOR端預(yù)留NC電容，串接33R電阻，用于降低時鐘信號的EMI。
  • 為提升系統(tǒng)ESD性能，建議在sensor端的復(fù)位信號上預(yù)留100nF電容位置，靠近Sensor擺放。
  • 攝像頭TWI要加上拉電阻，注意檢查是否有復(fù)用到其他IO，例如并口用了PA口的TWI0，則PC口的TWI0不能使用。
  • 使用PD口作為并口CSI時，同上。

并口CSI參考設(shè)計如圖所示。

image-20250319134942513

MIPI-CSI 設(shè)計注意事項如下：

  • Sensor控制信號，如TWI/RESET/PWRDN等，建議使用PA口，采用1.8V供電，當(dāng)使用其他IO口時，主要電平匹配，當(dāng)電平不一致時，需加電阻分壓或者電平轉(zhuǎn)換電路。
  • MCLK 建議靠近座子端預(yù)留NC 電容，靠近SoC 端串接33R 電阻，用于降低時鐘信號的EMI 輻射。
  • 攝像頭TWI要加上拉電阻，注意檢查是否有復(fù)用到其他IO，例如并口用了PA口的TWI0，則PD口的TWI0則不能使用。
  • MIPI-CSI 支持2lane 拆分2*1lane，使用參考標(biāo)案原理圖設(shè)計。

MIPI CSI參考設(shè)計如圖所示。

image-20250319135034486

音頻電路設(shè)計?

V821 Audio Codec音頻設(shè)計建議如下：

  • AVCC對地電容為2.2uF，VRA1對地電容為470nF，這些值不得隨意更改。
  • AVCC/VRA1/AGND通過0R電阻單點到地。

SoC音頻電源部分設(shè)計如圖所示。

image-20250319135104186

  • MIC的電路設(shè)計使用類差分設(shè)計方案，為保證音頻詩音質(zhì)量，請勿修改該設(shè)計。
  • MIC的偏置電阻需要根據(jù)MIC 的規(guī)格進行匹配，為了給MIC 輸出信號提供一個正負(fù)半周最大動態(tài)范圍，盡量保障MIC的輸出端直流電壓等于偏置電壓MBIAS的一半。
  • MIC輸入端到SoC之間建議預(yù)留0R電阻方便debug ESD，阻值范圍建議2.2R~5.1R，根據(jù)ESD測試結(jié)果確定所加電阻阻值。

MIC參考設(shè)計如圖所示。

image-20250319135127321

  • V821支持單喇叭輸出，差分輸出方式將功放默認(rèn)接到LINEOUTP/N信號上， 同時將功放使能信號默認(rèn)下拉電阻到地，避免上下電喇叭異響。功放設(shè)計時，注意反饋電阻的選用，反饋電阻的選用需參照功放的規(guī)格書，避免放大系數(shù)過大導(dǎo)致聲音失真。
  • 喇叭供電建議增加1R電阻提高ESD性能，同時將Audio PA與AGND連接降低其它因素干擾音頻信號。

LINEOUT 作為SPEAKER差分輸出電路如圖所示。

image-20250319135200701

  • V821支持一套I2S接口，使用時注意SoC端DATA IN/OUT反接，即I2S-DIN接外設(shè)的DOUT如BT-PCM-OUT， I2S-DOUT接外設(shè)的DIN如BT-PCM-DIN。
注意

數(shù)字音頻功能需要使用I2S功能，若產(chǎn)品應(yīng)用上需要該功能，請聯(lián)系全志FAE。

ADC電路設(shè)計?

V821芯片支持3套GPADC接口，采樣位數(shù)為12-bit，有效位為8-bit，最大采樣率為1Mhz，可以用來做按鍵功能和檢測電池電壓功能，耐壓為1.8V。

ADC 設(shè)計建議如下：

  • 按鍵分壓電阻，請使用推薦的阻值，推薦使用1%精度電阻。添加按鍵時保證按鍵按下后，GPADC網(wǎng)絡(luò)電壓范圍為0~1.8V，檢測精度為0.12V，即兩按鍵間壓差為0.12V以上。
  • GPADC 按鍵鍵數(shù)選擇，根據(jù)產(chǎn)品需要進行增加或者刪減。如果不需要按鍵，若考慮SDK 兼容，則GPADC 必須加51K 上拉電阻到AVCC，否則GPADC0可以floating。
  • GPADC作為對外接口如按鍵使用時，接口到主控端需串接K級電阻。
  • RESET、POWER 按鍵請根據(jù)產(chǎn)品需求進行刪減。
  • UBOOT 按鍵為硬件觸發(fā)燒寫程序按鍵，請根據(jù)產(chǎn)品需求決定是否預(yù)留。
  • 全志燒寫程序的方式有兩種，請務(wù)必保證其中一種燒寫更新固件方案，避免機器程序被破壞后無法軟件燒錄的情況。
    • UBOOT按鍵通過USB口燒寫固件；
    • PC口 CARD固件升級方式；

按鍵推薦電路如圖所示。

image-20250319135336969

  • AXP2601作為電池電量檢測功能使用，若不使用該電量計，可以采用分壓電阻電路，電阻阻值不得隨意更改。

ADC電池電量檢測推薦電路如圖所示。

image-20250319135400249

Wi-Fi/BT電路設(shè)計?

V821M2-WXX內(nèi)部集成Wi-Fi，可省去外掛Wi-Fi芯片。若需外掛Wi-Fi/BT模組，部分設(shè)計要點如下：

  • Wi-Fi模組SDIO電平要與PD口電平保持一致。
  • Wi-Fi 模組接相關(guān)喚醒中斷控制建議接到PD口，若接到其他組IO，需注意電平匹配問題。
  • SDIO的CLK上需要串接27nF電感，并要并接一個5.6pF電容到地，降低CLK上的輻射干擾，因為SDIO的CLK本身也是會干擾Wi-Fi。
  • 主控端UART TX/RX/CTS/RTS信號必須與模組端信號交叉連接，主控端PCM IN/OUT信號必須與模組端信號交叉連接。

BT模塊UART和I2S連接關(guān)系如表所示。

主控端 BT 端 主控端 BT 端
UART-RX UART-TX PCM-CLK PCM-CLK
UART-TX UART-RX PCM-SYNC PCM-SYNC
UART-RTS UART-CTS PCM-DOUT PCM-DIN
UART-CTS UART-RTS PCM-DIN PCM-DOUT
  • Wi-Fi的天線設(shè)計建議預(yù)留π型匹配電路，便于天線的匹配調(diào)試。天線匹配參考設(shè)計如圖所示。

image-20250319135530283

  • 外掛 WIFI 模組天線匹配參考設(shè)計如圖所示。

image-20250319135543787

備注

對于其它不同廠家的Wi-Fi模組，具體原理設(shè)計請參照Wi-Fi原廠的設(shè)計指導(dǎo)文檔。

UART?

CPU0、CPU1的調(diào)試接口UART需要保留，以便開發(fā)調(diào)試。量產(chǎn)可以不貼元件，但盡量保留測試點，增加量產(chǎn)問題的分析調(diào)試方法。UART 接口建議增加防漏電電路，避免樣機在長期老化測試中樣機和電腦之間存在漏電，導(dǎo)致機器工作不正常或者電腦被拉掛，二極管壓降要求小于1V，避免電平識別錯誤。串口RX和TX建議串接1K電阻，提高ESD性能，防止連接電腦串口時靜電損壞串口PIN。

UART電路參考設(shè)計如圖所示。

image-20250319135640699

調(diào)試階段必看

調(diào)試階段 UART 接口必須增加防漏電電路，否則會導(dǎo)致下列問題：

  • MMC 無法認(rèn)卡，打印如下日志
[   43.191637] sunxi:sunxi_mmc_host-44020000.sdmmc:[ERR]: smc 0 p0 err, cmd 13, RD DTO !!
[   43.200614] sunxi:sunxi_mmc_host-44020000.sdmmc:[INFO]: retry:start
[   43.207654] sunxi:sunxi_mmc_host-44020000.sdmmc:[ERR]: retry:stop
[   43.214591] sunxi:sunxi_mmc_host-44020000.sdmmc:[ERR]: retry:stop recover
[   43.222581] sunxi:sunxi_mmc_host-44020000.sdmmc:[INFO]: REG_DRV_DL: 0x00010000
[   43.230703] sunxi:sunxi_mmc_host-44020000.sdmmc:[INFO]: REG_SD_NTSR: 0x81710000
[   43.238936] sunxi:sunxi_mmc_host-44020000.sdmmc:[INFO]: *****retry:re-send cmd*****
[   43.247517] sunxi:sunxi_mmc_host-44020000.sdmmc:[ERR]: smc 0 p0 err, cmd 13, RD RTO !!
[   43.256411] sunxi:sunxi_mmc_host-44020000.sdmmc:[INFO]: retry:start
[   43.263460] sunxi:sunxi_mmc_host-44020000.sdmmc:[ERR]: retry:stop
[   43.270354] sunxi:sunxi_mmc_host-44020000.sdmmc:[ERR]: retry:stop recover
[   43.278788] sunxi:sunxi_mmc_host-44020000.sdmmc:[ERR]: send  manual stop command failed 100
  • TF 卡容量識別錯誤，例如下面的 32G 卡識別成 121M 卡
[   44.728899] mmc0: new SD card at address 0001
[   44.734559] mmcblk0: mmc0:0001  121 MiB
  • 外圍 RTC 漏電，RTC 時間錯誤
  • DCDC 灌電，上電時序錯誤
提示

如果發(fā)現(xiàn)以上無法認(rèn)卡的情況，可以嘗試更換防灌電的串口，也可以拔掉串口的 TX，也就是 SoC 那邊的 RX，防止灌電進入開發(fā)板，再測試問題是否存在。

TWI?

  • PD口TWI1為主控與CTP專用TWI通訊總線，不建議與其他TWI設(shè)備共用。
  • TWI 最大支持400Kbit/s的傳輸速率，總線上加上拉電阻，推薦值為2.0K~2.2K，上拉電源為對應(yīng)GPIO電源域，各設(shè)備地址不得有沖突。
  • TWI 若加了電平轉(zhuǎn)換電路，建議配置為100Kbit/s的傳輸速率。
  • TWI 推薦使用參考設(shè)計分配，注意同一套TWI有可能可以從PA/PC/PD/PL口引出，設(shè)計只能用其中一組。

GPIO&特殊管腳說明?

  • GPIO分配建議按照標(biāo)案圖進行設(shè)計，請勿隨意調(diào)整，降低軟件適配工作量。
  • GPIO分配時，請確保電平相匹配，上拉的電壓域必須為此GPIO的電源域，以防外設(shè)向SoC漏電情況發(fā)生。如PC口的上拉電阻必須上拉到VCC33-PC口。所有原理圖，此項是必檢查項目。
  • 具有獨立電源引腳的GPIO，可以根據(jù)外設(shè)需求進行電壓的適配調(diào)整，如PC，PD等，全志PA口一般由VCC-IO 供電默認(rèn)1.8.V，使用時注意外設(shè)電平匹配問題
  • V821平臺GPIO電源域如下表所示。
GPIO 分組 控制電源域 IO電源域 IO電壓 備注
PA VDD-SYS VCC-PA 1.8V 若MIPI-CSI MCLK和TWI信號用PA口，則固定為1.8V供電
PC VDD-SYS VCC33-PC 3.3V
PD VDD-SYS VCC33-PD 3.3V
PL VDD-SYS VCC33-PLVCC18-PL 1.8/3.3V PL0、PL1固定電平1.8VP2-PL7默認(rèn)電平3.3V，可配置為1.8V
  • PC口因在啟動過程中有初始化啟動介質(zhì)的操作，初始化過程中IO會有高電平脈沖信號，所以不建議PC口當(dāng)做指示燈、喇叭或外設(shè)供電使能等功能使用。
  • 若外設(shè)對GPIO比較敏感且影響用戶體驗的功能模塊控制IO如指示燈控制、喇叭功放使能等建議在相應(yīng)控制IO增加下拉電阻，解決上電指示燈閃和上電喇叭爆破音。
  • 對于這一組有未使用的IO則建議該不用的IO浮空處理。
  • V821 部分GPIO有集成上下拉電阻，可通過軟件配置，各組GPIO上下拉電阻如表所示。
GPIO 分組 上下拉電阻 精度
PC0-PC16 15K ±20%
PD1、PD2、PD4、PD5、PD6 33K ±20%
其他 GPIO 100K ±20%
信息

設(shè)計指南未涉及模塊請查閱datasheet，具體應(yīng)用案里的關(guān)鍵電路若有疑問的請聯(lián)系全志FAE。

PCB設(shè)計?

疊層設(shè)計?

V821可以采用2層板設(shè)計也可采用4層板設(shè)計。

2層板整體采用TOP BOTTOM疊層結(jié)構(gòu)

2層板厚0.8~1.6mm疊層設(shè)計參考如圖所示。

image-20250319135840209

  • 4層板整體采用SGSP疊層結(jié)構(gòu)

4層板厚0.8~1.6mm疊層設(shè)計參考如圖所示。

image-20250319135905401

注意

若PCB層數(shù)或者疊層結(jié)構(gòu)與全志疊層不一致時，需要重新計算各走線是否滿足阻抗要求。并聯(lián)系全志FAE進行檢查確認(rèn)。

小系統(tǒng)LAYOUT建議?

系統(tǒng)時鐘LAYOUT設(shè)計?

DCXO時鐘和32K時鐘建議LAYOUT采用以下原則：

  • 晶振盡量靠近IC擺放，使DCXO-XOUT/DCXO-XIN、X32KOUT/X32KIN走線小于600mil，減少PCB走線寄生電容，保證晶振頻偏精度。
  • 晶振的匹配電容必須靠近晶振管腳擺放。
  • 晶振及其走線區(qū)域的外圍和相鄰層，用GND屏蔽保護，禁止其它走線。

系統(tǒng)時鐘走線layout參考如圖所示。

image-20250319140012252

SoC電源LAYOUT設(shè)計?

SoC端電源建議LAYOUT采用以下原則：

  • SoC 端電源fanout建議按照全志模板來，SYS/DRAM/VCC-RF三路大電流電源以鋪電源平面實現(xiàn)，SYS布線最窄處要求有1A的通流能力，VCC-RF布線最窄要求有500mA通流能力。

SYS/DRAM/VCC-RF兩路大電流電源平面如圖所示。

image-20250319140231316

  • VCC-RF 電源走線，需要避免開關(guān)時鐘等敏感信號。
  • 各路電源電容需靠近SoC放置，放置距離要求小于去耦半徑。
  • VBAT-RTC/VCC-RF/AVCC等敏感電源電容靠近SoC pin腳放置。

電源LAYOUT設(shè)計?

DCDC電源建議Layout 采用以下原則:

  • 先重點關(guān)注反饋環(huán)（FB腳），反饋線不要走肖特基二極管、電感、大電容下面，不要被大電流環(huán)路包圍，必要時可在取樣電阻（上端電阻）并100PF-10NF的電容，增加穩(wěn)定性，但瞬態(tài)會受一些影響。
  • 反饋線寧可細(xì)不要租，因為線越寬，天線效應(yīng)越明顯，影響環(huán)路穩(wěn)定性，一般可用6-12mil線（英寸），可布置在地層，周邊接地覆銅包圍。
  • 所有電容盡可能接近IC(芯片)。電容如用貼片陶瓷電容MLCC，比如計算22uF，拆成兩個10uF并聯(lián)更好。輸出電容如果用鋁電解，千萬記得用高頻低阻的，不可以隨便放個低頻濾波電容。
  • 盡可能縮小大電流環(huán)路的包圍面積（也就是結(jié)構(gòu)緊湊些）。如果不方便，用覆銅的方式變成一條窄縫。
  • 輸入電容Cin的GND和輸出電容Cout的GND保持1CM-2CM距離，否則輸入端高頻干擾可能通過Cout耦合進輸出。
  • 電感下方不要走線，引腳之間挖空，不要使用大面積的銅皮，電感兩個貼片引腳不要靠太近，避免寄生電容將開關(guān)噪聲引至輸出電容。
  • 電感節(jié)點走線至少20mil，條件允許可以鋪銅，改善散熱。如果用了半屏蔽/非屏蔽電感，輸出電容要離遠(yuǎn)一些。
  • 芯片底部有大面積裸露引腳，焊盤上要引入散熱過孔分布，建議用0.3mm過孔，內(nèi)孔用12mil外24mil。
  • 輸入輸出電容周圍增加過孔，使其良好接地。在一個厚度d=20mil線路板上，同向電流過孔（過孔在同一塊銅皮上）的間距應(yīng)大于過孔長度，即S1>d（20mil）.反向電流過孔（過孔在不同的銅皮上）的間距應(yīng)小于過孔長度，即S2<d（20mil）。
  • 電源layout布局參考如圖所示。

image-20250319140547766

eMMC LAYOUT 設(shè)計?

eMMC 建議 Layout 采用以下原則：

  • eMMC應(yīng)靠近主控擺放，去耦電容均靠近eMMC電源管腳擺放。
  • VCC/VCCQ線寬不小于12mil，或直接使用敷銅代替電源走線；電源線上如有過孔，則換層處過孔數(shù)量不少于2個，避免過孔限流影響供電。
  • eMMC-CLK信號串接電阻靠近主控擺放，串阻與主控連接走線距離≤300mil。
  • eMMC與主控走線間走線≤2000mil，走線路徑上盡量少打過孔，不超過3個。
  • 信號線阻抗控制50ohm，線間距不小于2倍線寬。
  • D0~D7、DS相對CLK等長控制≤300mil。
  • 走線盡量避開高頻信號，務(wù)必保證走線參考平面完整。
  • CLK和DS信號做包地處理，包地通過過孔與GND平面連接，如果不能包地則保持線間距≥3倍線寬。
  • eMMC NC/RFU等保留引腳都懸空，不可為了走線方便將這些信號與電源、地、或其他eMMC信號連接在一起。如果確實走線有困難，可適當(dāng)修改eMMC PCB封裝，去掉一些NC/RFU的ball。

SD Card LAYOUT設(shè)計?

CARD 建議Layout 采用以下原則：

  • CLK串接電阻靠近主控擺放，串阻與主控CLK連接走線距離≤300mil。
  • VCC-CARD網(wǎng)絡(luò)上的電阻和電容網(wǎng)絡(luò)靠近卡座擺放，VCC-CARD走線寬度不小于12mil。
  • 信號線阻抗控制50ohm，長度小于10CM，線間距不小于2倍線寬，D0~D3相對CLK等長控制<500mil。
  • 走線盡量避開高頻信號，信號線走線參考平面完整。
  • CLK做包地處理，包地通過過孔與GND平面連接。如果不能包地則保持線間距≥3倍線寬。
  • ESD器件靠近卡座放置，卡座管腳走線先經(jīng)過ESD器件，再連其它器件。
  • 卡座外殼接地要充分。

SDIO LAYOUT設(shè)計?

SDIO 建議Layout 采用以下原則：

  • CLK串接電阻靠近主控擺放，串阻與主控CLK連接走線距離≤300mil。
  • 信號線阻抗控制50ohm，長度小于10CM，線間距不小于2倍線寬，D0~D3相對CLK等長控制<500mil。
  • 走線盡量避開高頻信號，信號線走線參考平面完整。
  • CLK做包地處理，包地通過過孔與GND平面連接。如果不能包地則保持線間距≥3倍線寬。

USB LAYOUT設(shè)計?

USB建議Layout 采用以下原則：

  • VCC33-USB走線線寬8~12mil，VCC33-USB的0.1uF電容，需要靠近IC擺放。
  • USB-DM/USB-DP信號差分走線，差分阻抗為90ohm，保證走線參考層不跨分割。
  • USB-DM/USB-DP建議與其它信號的間距大于10 mil，避免走線走在器件下面或者與其他信號交叉。
  • USB-DM/USB-DP走線在有空間的情況下，走線兩邊包地并打地過孔。
  • USB-DM/USB-DP走線拐角的角度需保證大于等于135度；保證USB走線的長度控制在4000mil以內(nèi)，走線的過孔不超過2個。
  • TVS器件需要靠近USB座子擺放。
  • USB座子金屬外殼接地管腳建議TOP面建議全鋪接地，其他層也建議充分接地。

USB走線參考如圖所示。

image-20250319140741845

顯示屏LAYOUT設(shè)計?

RGB LAYOUT設(shè)計?

RGB 建議Layout 采用以下原則：

  • 信號線上串接電阻建議靠近座子放。
  • LCD走線盡量滿足3W原則，如不能，則至少要滿足2W原則。
  • LCD-CLK要做包地處理，同時要注意對包地打孔。
  • LCD線的參考平面要完整。
  • 背光電路要求：PS，VLED+，VLED-所在的網(wǎng)絡(luò)的線寬要在20mil以上。

CSI LAYOUT設(shè)計?

CSI 建議Layout 采用以下原則：

  • AVDD，IOVDD和DVDD的濾波電容靠近模組放置。
  • MCLK的對地電容及串聯(lián)電阻靠近主控，PCLK串接電阻靠近sensor端。
  • MCLK需要包地走線，如果PCB空間有限，不能保證信號線完整包地時，需保持該信號線在間距≤15mil空間內(nèi)無其他走線。
  • NCSI_PCLK需要包地走線，如果PCB空間有限，不能保證信號線完整包地時，需保持該信號線在間距≤15mil空間內(nèi)無其他走線。
  • MIPI差分走線需要100ohm阻抗匹配，優(yōu)先走線，走線盡量短，少換層。
  • 差分對內(nèi)等長10mil，對間等長≤300mil（越小越好）。
  • 為減小差分對間干擾，各差分對間用地線隔開，或保持間距≥15mil。

音頻LAYOUT設(shè)計?

SoC端音頻部分建議Layout 采用以下原則：

  • AVCC/VRA1/AGND接地電容、電阻依次靠近主控擺放。
  • AVCC 和其他電源合并時，layout 注意和其他合并的電源采用分支走線，減小其他電源對AVCC的干擾。
  • PCB走線AVCC線寬≥10 mil；VRA1線寬≥10 mil；線長≤300mil。
  • AGND需有一片覆銅，覆銅寬度≥20mil，AGND接地電阻連接到GND平面的過孔≥2個。

AVCC/VRA1/AGND走線參考如圖所示。

image-20250319140926739

MIC 建議Layout 采用以下原則：

  • MIC 外圍器件位置按照原理圖要求擺放。
  • MICxP/MICxN，類差分走線，線寬4mil、線距4mil，包AGND地。
  • MIC走線及擺放位置遠(yuǎn)離（>=200mil）RF、PA、開關(guān)電源。
  • MBIAS與MICxP/MICxN并行走線，線寬10mil。
  • ESD 器件必須靠近MIC擺放，從MIC引出來的走線必須先經(jīng)過ESD器件，在連接其他器件。
  • LINEOUTP/N每對P、N信號分別類差分走線，線寬4mil，線距4mil，包地。
  • MIC/LINEOUT除了包地之外建議增加AGND參考地層，以保證音頻信號質(zhì)量。

Wi-Fi和天線LAYOUT設(shè)計?

Wi-Fi 建議Layout 采用以下原則：

  • 模組盡量靠近天線或天線接口。遠(yuǎn)離電源、DDR、LCD電路、攝像頭、馬達、SPEAKER等易產(chǎn)生干擾的模塊。
  • SDIO的走線參考SDIO部分的layout設(shè)計要求。
  • 天線饋線控制50ohm，為了增大線寬減少損耗，通常饋線相鄰層挖空，隔層參考參考平面需要是完整地，同層地距離天線饋線距離保持一致，兩邊多打地過孔，地過孔需要回到芯片EPAD。

Wi-Fi 天線地回路參考設(shè)計如圖所示。

image-20250319142531641

  • 射頻線需要圓滑不要換層，并進行包地處理，兩邊均勻的打地過孔，射頻線需要遠(yuǎn)離時鐘線的干擾。
  • 合理布局天線饋線的匹配電容電阻，使饋線平滑，最短，無分支，無過孔，少拐角。
  • 如使用PCB走線作天線，請確保天線走線附近區(qū)域完全凈空，凈空區(qū)大于50mm2，天線本體至少距周圍的金屬1cm以上。

Wi-Fi 板載天線LAYOUT參考

image-20250319142602702

EMC 設(shè)計?

產(chǎn)品ESD測試經(jīng)常遇到LCD花屏、卡機、TP觸摸失靈、系統(tǒng)崩潰等問題。產(chǎn)品的ESD問題與結(jié)構(gòu)工藝設(shè)計、電子系統(tǒng)設(shè)計、軟件設(shè)計、元器件選型等密切相關(guān)。如果產(chǎn)品對ESD性能要求較高，為了減少產(chǎn)品開發(fā)周期，產(chǎn)品設(shè)計之初要考慮到ESD設(shè)計。主要從原理圖設(shè)計、PCB設(shè)計、結(jié)構(gòu)工藝、軟件幾個維度上提前做好設(shè)計。

原理圖ESD設(shè)計?

原理圖ESD設(shè)計建議參考如下：

  • 系統(tǒng)掛死與IO的抗ESD能力有關(guān)，提高各接口輸入PIN的ESD能力有助于提高系統(tǒng)ESD。
  • 如USB-ID/CARD-DET等檢測PIN，將其到SoC端串接電阻有利于提高ESD性能。
  • 各接口均要根據(jù)接口類型在電源和信號上預(yù)留合適的ESD保護器件。
  • GPADC 使用按鍵或者光敏檢測時，到SoC端要串接K級電阻，提高ESD性能。
  • MIC輸入到SoC之間建議預(yù)留串接5.1R電阻，并在MIC座子端預(yù)留ESD器件，提高ESD性能。
  • 對于攝像頭、顯示屏、TP觸摸屏上的reset信號，需在模組上靠近芯片管腳的位置增加1~100nF電容接地。
  • 關(guān)鍵敏感電源采用LC/RC濾波設(shè)計，如PA電源端串1R電阻提高喇叭IC的ESD性能。
  • 部分與外部直連或者裸露的接口，如speaker、MIC、USB、TF、按鍵等，必須加上合適的ESD器件。
  • 部分電路增加獨立電源開關(guān)支持軟件復(fù)位，如加上Card 供電開關(guān)可以執(zhí)行軟件復(fù)位Card操作。

PCB ESD設(shè)計?

PCB ESD設(shè)計建議參考如下：

  • PCB層疊設(shè)計必須保證不少于1L完整的GND平面，所有的ESD泄放路徑直接通過過孔連接到這個完整的GND平面；其他層盡可能多的鋪GND。
  • POWER平面要比GND平面內(nèi)縮不少于3H（H指POWER平面相對GND平面的高度）。
  • 在PCB四周增加地保護環(huán)；DDR線束四周建議用GND保護。
  • 關(guān)鍵信號（GPADC/NMI/Clock等）與板邊距離不小于5mm，同時必須與走線層的板邊GND銅皮距離不小于10mils。
  • CPU/DRAM/晶振等ESD敏感的關(guān)鍵器件，離外部金屬接口的距離不小于20mm，如果小于20mm，建議預(yù)留金屬屏蔽罩，并且距離其他板邊不小于5mm。
  • 關(guān)鍵信號（GPADC/NMI/Clock等）盡量避免與外部接口信號（USB/SD等）或經(jīng)過IO附近的走線相鄰并行走線；如果不可避免，相鄰并行的走線長度不超過100mils；IO保護地下方盡量不要走線，在必須走線的情況下建議走內(nèi)層。
  • 無論外部接口信號還是內(nèi)部信號，走線避免多余的樁線。
  • 必須保證外部連接器（USB/SD）金屬外殼接地良好，在板邊直接通過過孔連接GND平面，每個GND焊盤與GND平面之間的連接過孔不少于3個。
  • 對于部分ESD整改難度較大的IO，可將IO GND獨立出來，與主GND用磁珠連接以防止靜電能量進入主GND（需在信號質(zhì)量可接受的范圍內(nèi)）。
  • 外部接口信號（USB/SD/HP）必須連接外部ESD器件，進行ESD保護。如下圖所示，外部接口信號ESD器件放置位置盡可能靠近外部連接器，與連接器間避免過孔；ESD器件接地端直接通過過孔連接到GND平面，而且過孔數(shù)量不少于3個；從外部接口進來，必須最先看到ESD器件；ESD器件的信號端與外部信號端必須盡可能短，盡可能寬，建議直接搭接在信號走線上。

image-20250319142741302

軟件ESD措施?

軟件ESD措施如下：

  • 把不用的IO口設(shè)置為低電平。
  • 加看門狗，對保護的目標(biāo)狀態(tài)位進行檢測。
  • 出現(xiàn)LCD花屏、卡頓、卡死等異?，F(xiàn)象時，如果在硬件整改無效的情況下，可以考慮增加LCD軟復(fù)位的策略。
  • 出現(xiàn)TP失靈，不能恢復(fù)正常時，在硬件整改無效的情況下，可以考慮增加TP軟復(fù)位的策略。
  • 出現(xiàn)Card 讀寫失敗時，執(zhí)行Card掉電上電進入錄像操作。

結(jié)構(gòu)ESD措施?

結(jié)構(gòu)ESD措施如下：

  • 整機結(jié)構(gòu)、裝配工藝設(shè)計時，可通過加大PCBA的GND平面與外部金屬平面的有效接觸面積，如LCD金屬保護殼，增加ESD的泄放平面，提升ESD水平。
  • 如果整機有接口副板設(shè)計，通過FPC排線與主板連接，建議將接口ESD器件擺放在副板上，并將副板與LCD金屬平面通過導(dǎo)電棉有效連接在一起，使其就近下地，降低ESD流入主板干擾到SoC系統(tǒng)工作。
  • 建議在PCB板雙面四周均勻留出多個不小于25mm2的GND裸露銅皮（此銅皮直接通過過孔與GND平面相連），并通過導(dǎo)電棉與金屬平面相連接。
  • 塑膠內(nèi)層噴導(dǎo)電漆，并將其與GND平面有效連接，達到屏蔽的效果。
  • 如果LCD的FPC排線過長易受干擾，可以將FPC排線貼導(dǎo)電布屏蔽，或者采用屏蔽的FPC排線。
  • LCD在ESD測試異常時，可能是LCD的TCOM板電路受到干擾導(dǎo)致，可以考慮將其貼導(dǎo)電布屏蔽。
  • 整機在結(jié)構(gòu)工藝設(shè)計時，盡量將LCD、TP等ESD敏感部件遠(yuǎn)離裸露在外面的金屬接口，降低ESD干擾風(fēng)險。
  • 把端口的地與金屬殼相連接而加大ESD的泄放空間。
  • 如果結(jié)構(gòu)允許，建議增加屏蔽罩，對關(guān)鍵電路進行屏蔽，同時必須保證屏蔽罩的各邊良好接地；（避免屏蔽罩電荷積累，對內(nèi)部信號放電）。
  • 整機裝配時，需確保PCBA與LCD平面有效的接觸，增加ESD泄放路徑。
  • 在SD card和顯示屏之間增加導(dǎo)電棉，增強抗靜電水平。

 

  • 全志 PERF2B 低功耗開發(fā)板設(shè)計資料.zip.zip
    下載
全志科技

全志科技

全志科技以客戶為中心，凝聚卓越團隊，堅持核心技術(shù)長期投入，在超高清視頻編解碼、高性能CPU/GPU/AI多核整合、先進工藝的高集成度、超低功耗、全棧集成平臺等方面提供具有市場突出競爭力的系統(tǒng)解決方案和貼心服務(wù)，產(chǎn)品廣泛適用于工業(yè)控制、智能家電、智能硬件、平板電腦、汽車電子、機器人、虛擬現(xiàn)實、網(wǎng)絡(luò)機頂盒以及電源模擬器件、無線通信模組、智能物聯(lián)網(wǎng)等多個產(chǎn)品領(lǐng)域。

全志科技以客戶為中心，凝聚卓越團隊，堅持核心技術(shù)長期投入，在超高清視頻編解碼、高性能CPU/GPU/AI多核整合、先進工藝的高集成度、超低功耗、全棧集成平臺等方面提供具有市場突出競爭力的系統(tǒng)解決方案和貼心服務(wù)，產(chǎn)品廣泛適用于工業(yè)控制、智能家電、智能硬件、平板電腦、汽車電子、機器人、虛擬現(xiàn)實、網(wǎng)絡(luò)機頂盒以及電源模擬器件、無線通信模組、智能物聯(lián)網(wǎng)等多個產(chǎn)品領(lǐng)域。收起

查看更多

相關(guān)推薦

登錄即可解鎖
  • 海量技術(shù)文章
  • 設(shè)計資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄

全志在線是為全志芯片/嵌入式/智能產(chǎn)品設(shè)立的一個供開發(fā)者交流學(xué)習(xí)的社區(qū)論壇，重點支持RISC-V生態(tài)的推廣。