全網(wǎng)首發(fā)，Multisim實(shí)現(xiàn)Σ-Δ型ADC原理仿真

Σ-Δ型ADC是當(dāng)今信號(hào)采集和處理系統(tǒng)設(shè)計(jì)人員的工具箱中必不可少的基本器件。

今天看海給大家簡(jiǎn)單分享下Multisim實(shí)現(xiàn)Σ-Δ型ADC的仿真結(jié)果，下圖是Σ-Δ的基本框圖，輸入的信號(hào)input與反饋信號(hào)Vf做差后的到Vd，Vd被積分器積分得到Vi，Vi經(jīng)過比較器后變成連續(xù)的高低電平（后面接觸發(fā)器，1bit的量化器），高低電平被1bit DAC變?yōu)閂f，這個(gè)過程循環(huán)往復(fù)，形成閉環(huán)的過程，這是Σ-Δ型ADC的基本工作過程。

下圖是Multisim實(shí)現(xiàn)的Σ-Δ型ADC仿真圖，U4構(gòu)成了積分器，U1是1bit DAC，U2是比較器，U3A是觸發(fā)器（1bit量化）。

先看一下Σ-Δ型ADC的輸入正弦電壓和輸出1bit量化碼流的波形。下面動(dòng)圖藍(lán)色曲線是輸出1bit碼流，黑色正弦曲線是輸入的連續(xù)模擬電壓信號(hào)。

咱們截圖看下一個(gè)周期內(nèi)的波形細(xì)節(jié)，當(dāng)正弦波形處于正半周時(shí)，1bit碼流的高電平脈寬窄，當(dāng)正弦波形處于負(fù)半周時(shí)，1bit碼流的高電平脈寬窄寬，實(shí)現(xiàn)了對(duì)輸入信號(hào)的調(diào)制，是不是和FM調(diào)制很像？

如果Σ-Δ型ADC輸入為0時(shí)，那么觸發(fā)器的輸出將維持在“1”和“0”之間震蕩，高電平碼和低電平碼相當(dāng)，見下圖。更多Σ-Δ型ADC內(nèi)容推薦看下ADI文檔《Σ-Δ型ADC拓?fù)浣Y(jié)構(gòu)基本原理》。

更多Multisim與運(yùn)算放大器的學(xué)習(xí)內(nèi)容！盡在《運(yùn)放秘籍》