fifo

• 

  FPGA verilog

  通用FIFO設(shè)計(jì)深度8寬度64，verilog仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  04/29 09:34
  448
• 

  FPGA verilog

  通用FIFO設(shè)計(jì)verilog，1024*8bit仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  04/29 09:26
  290
• 

  FPGA 數(shù)碼管

  Quartus調(diào)用FIFO-IP核，完成數(shù)據(jù)的求和verilog，DE1-SOC開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  04/29 08:15
  269
• 

  FPGA 數(shù)碼管

  FIFO設(shè)計(jì)16*8，verilog，數(shù)據(jù)顯示在數(shù)碼管
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  04/29 08:02
  339
• 

  接口轉(zhuǎn)換器 fifo

  基于CH569/565的USB3.0超高速接口應(yīng)用方案
  沁恒微電子

  02/24 09:51
  3443

正在努力加載...