芯耀
752
4月23日，晶圓代工大廠臺(tái)積電舉辦2025北美技術(shù)論壇。
臺(tái)積電在論壇上指出，N3P技術(shù)已進(jìn)入量產(chǎn)，并表示N2技術(shù)將在2025年下半年量產(chǎn)。與此同時(shí)，臺(tái)積電還對(duì)外展示了其最新的半導(dǎo)體技術(shù)路線圖，主要聚焦人工智能（AI）、高性能計(jì)算（HPC）及先進(jìn)封裝領(lǐng)域的突破。
01、A14制程亮相，預(yù)計(jì)2028年量產(chǎn)
A14是臺(tái)積電規(guī)劃的1.4納米級(jí)先進(jìn)制程，也是臺(tái)積電的下一世代先進(jìn)邏輯制程技術(shù)，旨在通過(guò)提供更快的計(jì)算速度和更高的能效來(lái)推動(dòng)人工智能轉(zhuǎn)型。此外，A14制程技術(shù)還有望通過(guò)提升智能手機(jī)的內(nèi)置AI功能，使其更加智能。
臺(tái)積電稱(chēng)，A14的表現(xiàn)將明顯超越當(dāng)前最先進(jìn)的3納米制程，以及今年晚些時(shí)候即將量產(chǎn)的2納米制程。
據(jù)悉，A14將采用第二代全環(huán)繞柵極場(chǎng)效應(yīng)晶體管（GAAFET），取代傳統(tǒng)FinFET，通過(guò)優(yōu)化柵極結(jié)構(gòu)和溝道密度，提升電流控制能力，實(shí)現(xiàn)更高性能和能效。A14還將通過(guò)NanoFlex Pro技術(shù)提供更大的靈活性。
與即將于今年晚些時(shí)候量產(chǎn)的N2工藝制程相比，在相同功耗下，A14速度可提升15%，或在相同速度下降低高達(dá)30%的功耗，同時(shí)邏輯密度將提升20%以上。臺(tái)積電指出，結(jié)合納米片晶體管設(shè)計(jì)協(xié)同最佳化經(jīng)驗(yàn)，計(jì)劃將NanoFlex?標(biāo)準(zhǔn)單元架構(gòu)發(fā)展成NanoFlex?Pro，以實(shí)現(xiàn)更佳效能、能效和設(shè)計(jì)靈活性。
臺(tái)積電A14制程技術(shù)重點(diǎn)面向人工智能（AI）、高性能計(jì)算（HPC）及高端移動(dòng)設(shè)備，并支持更復(fù)雜的AI模型運(yùn)算與低延遲數(shù)據(jù)處理。
目前A14制程研發(fā)開(kāi)發(fā)進(jìn)展順利，良率已提前實(shí)現(xiàn)，臺(tái)積電計(jì)劃于2028年正式投產(chǎn)，后續(xù)還將推出衍生版本（如A14P、A14X、A14C），分別針對(duì)高性能、極致優(yōu)化和成本敏感型需求。
02、N3家族再前進(jìn)：N3P啟動(dòng)量產(chǎn)，N3X下半年接棒
在技術(shù)論壇上，臺(tái)積電透露，已按照原計(jì)劃在2024年第四季度啟動(dòng)N3P（第三代3納米級(jí)）制程量產(chǎn)，主要面向需要提升效能，同時(shí)保留3納米級(jí)IP客戶(hù)端和數(shù)據(jù)中心應(yīng)用。
N3P制程是臺(tái)積電3nm工藝家族中的“性能增強(qiáng)版”，屬于該家族的第三代技術(shù)節(jié)點(diǎn)，前兩代分別為N3B（基礎(chǔ)版）和N3E（成本優(yōu)化版）。
作為N3E的進(jìn)階版，N3P保留了設(shè)計(jì)規(guī)則和IP兼容性，在同等功耗下性能提升約5%，或在相同性能下功耗降低5~10%。并且對(duì)于典型的邏輯、SRAM和模擬模塊混合設(shè)計(jì)，晶體管密度提升4%。
值得一提的是，臺(tái)積電將持續(xù)壯大N3制程家族，推出N3X制程，并計(jì)劃在今年下半年量產(chǎn)。
據(jù)媒體報(bào)道，與N3P相比，N3X可在相同功耗下將最高效能再提升5%，或者在相同性能下降低7%的功耗。報(bào)道稱(chēng)，N3X最關(guān)鍵的優(yōu)勢(shì)在于支持高達(dá)1.2V的電壓。但需要指出的是，1.2V的電壓對(duì)3納米級(jí)制程而言屬于極限頻率。這樣的極限頻率也有代價(jià)，如漏電功耗可能增加高達(dá)250%，因此芯片開(kāi)發(fā)者在采用1.2V電壓設(shè)計(jì)N3X芯片時(shí)需要格外謹(jǐn)慎。
03、先進(jìn)封裝技術(shù)SoW-X擬2027年量產(chǎn)
SoW-X全稱(chēng)為System-on-Wafer-X，是臺(tái)積電發(fā)布的最新晶圓級(jí)封裝技術(shù)，屬于CoWoS（Chip-on-Wafer-on-Substrate）封裝技術(shù)家族的新成員。
該技術(shù)通過(guò)Chip-Last流程（先在晶圓上構(gòu)建中介層，再添加芯片），可以將至少16個(gè)大型計(jì)算芯片、存儲(chǔ)芯片、光互連模塊及其他新技術(shù)整合在餐盤(pán)大小的基板上，形成晶圓級(jí)系統(tǒng)，提供高達(dá)數(shù)千瓦的功率支持。其核心目標(biāo)是為高性能計(jì)算（HPC）和人工智能（AI）芯片提供超高集成度和計(jì)算效率。
臺(tái)積電指出，SoW-X是比目前CoWoS解決方案提升40倍運(yùn)算能力的晶圓尺寸系統(tǒng)，同樣計(jì)劃2027年量產(chǎn)。
除了為CoWoS增添新成員SoW-X之外，臺(tái)積電也在持續(xù)推進(jìn)CoWoS技術(shù)的演進(jìn)，以滿足AI對(duì)更多邏輯和高帶寬內(nèi)存(HBM)永無(wú)止境的需求。據(jù)悉，臺(tái)積電計(jì)劃在2027年量產(chǎn)9.5倍光罩尺寸的CoWoS，從而能夠以臺(tái)積電先進(jìn)邏輯技術(shù)將12個(gè)或更多的HBM堆疊整合到一個(gè)封裝中。
04、N4C、N3A制程等新技術(shù)悉數(shù)亮相
除了上述提到的先進(jìn)制程和先進(jìn)封裝技術(shù)外，臺(tái)積電此次在北美論壇上還分別展示了為智能手機(jī)、汽車(chē)電子以及物聯(lián)網(wǎng)等領(lǐng)域開(kāi)發(fā)的新技術(shù)。
例如在智能手機(jī)領(lǐng)域，臺(tái)積電展示了最新一代的射頻技術(shù)N4C RF，該技術(shù)支持邊緣設(shè)備能以高速、低延遲無(wú)線連接來(lái)移動(dòng)大量數(shù)據(jù)的AI需求。
與N6RF+相比，N4C RF提供30%的功率和面積縮減，使其成為將更多數(shù)字內(nèi)容整合到射頻系統(tǒng)單芯片的設(shè)計(jì)中的理想選擇，滿足新興標(biāo)準(zhǔn)（例如WiFi8和具備豐富AI功能的真無(wú)線立體聲）的需求。N4C RF計(jì)劃在2026年第一季進(jìn)入試產(chǎn)。
汽車(chē)電子領(lǐng)域，臺(tái)積電則展示了最先進(jìn)的N3A制程。據(jù)悉，該制程正處于AEC-Q100第一級(jí)驗(yàn)證的最后階段，并不斷改良，以符合汽車(chē)零件每百萬(wàn)分之缺陷率（DPPM）的要求。臺(tái)積電表示，N3A正進(jìn)入汽車(chē)應(yīng)用的生產(chǎn)階段，為未來(lái)軟件定義汽車(chē)的全方位技術(shù)組合增添生力軍。
物聯(lián)網(wǎng)方面，隨著此前公布的超低功耗N6e制程進(jìn)入生產(chǎn)，臺(tái)積電將繼續(xù)推動(dòng)N4e拓展未來(lái)邊緣AI的能源效率極限。
