wafer level chip-scale package; 56 bumps; 2.95 x 2.6 x 0.415 mm (Backside coating included)

2023/04/25 作者：恩智浦

228

加入交流群

掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

wafer level chip-scale package; 56 bumps; 2.95 x 2.6 x 0.415 mm (Backside coating included)

wafer level chip-scale package; 56 bumps; 0.35 mm pitch, 2.94 mm x 2.59 mm x 0.415 mm body (backside coating included) SOT1890-1 wafer level chip-scale package; 56 bumps; 0.35 mm pitch, 2.94 mm x

原創(chuàng)聲明：本文為恩智浦原創(chuàng)內(nèi)容，未經(jīng)書面授權(quán)，不得以任何方式加以使用。轉(zhuǎn)載合作

人工客服
（售后/吐槽/合作/交友）

恩智浦

恩智浦半導(dǎo)體創(chuàng)立于2006年，其前身為荷蘭飛利浦公司于1953年成立的半導(dǎo)體事業(yè)部，總部位于荷蘭埃因霍溫。恩智浦2010年在美國(guó)納斯達(dá)克上市。恩智浦2010年在美國(guó)納斯達(dá)克上市。恩智浦半導(dǎo)體致力于打造全球化解決方案，實(shí)現(xiàn)智慧生活，安全連結(jié)。